clock.fit.rpt

CPLD开发板VHDL源程序并附上开发板的原理图

; Security bit                                 ; Off                 ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/Cindy/DevelopBoard/Mars-7128/示例程序/VHDL/综合实验/数字时钟/clock/clock.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Cindy/DevelopBoard/Mars-7128/示例程序/VHDL/综合实验/数字时钟/clock/clock.pin.


+---------------------------------------------------+
; Fitter Resource Usage Summary                     ;
+-------------------------------+-------------------+
; Resource                      ; Usage             ;
+-------------------------------+-------------------+
; Logic cells                   ; 69 / 128 ( 53 % ) ;
; Registers                     ; 58 / 128 ( 45 % ) ;
; Number of pterms used         ; 149               ;
; User inserted logic elements  ; 0                 ;
; I/O pins                      ; 22 / 68 ( 32 % )  ;
;     -- Clock pins             ; 1 / 2 ( 50 % )    ;
;     -- Dedicated input pins   ; 1 / 2 ( 50 % )    ;
; Global signals                ; 2                 ;
; Shareable expanders           ; 0 / 128 ( 0 % )   ;
; Parallel expanders            ; 3 / 120 ( 2 % )   ;
; Cells using turbo bit         ; 69 / 128 ( 53 % ) ;
; Maximum fan-out node          ; rst               ;
; Maximum fan-out               ; 58                ;
; Total fan-out                 ; 557               ;
; Average fan-out               ; 6.12              ;
+-------------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                 ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; clk  ; 83    ; --       ; --  ; 33                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; rst  ; 1     ; --       ; --  ; 58                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                             ;
+------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; Name       ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load        ;
+------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; dataout[0] ; 61    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; dataout[1] ; 64    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; dataout[2] ; 56    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; dataout[3] ; 58    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; dataout[4] ; 60    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; dataout[5] ; 63    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; dataout[6] ; 55    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; dataout[7] ; 57    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; en[0]      ; 75    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; en[1]      ; 74    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; en[2]      ; 73    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; en[3]      ; 70    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; en[4]      ; 69    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; en[5]      ; 68    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; en[6]      ; 67    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; en[7]      ; 65    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
+------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; rst            ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 5        ; 4          ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 6        ; 5          ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 9        ; 8          ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 10       ; 9          ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 11       ; 10         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 12       ; 11         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; +TDI           ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 16       ; 15         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;