bcd.fit.rpt

一些Verilog学习程序B

; c[6]  ; Output   ; --            ;
; c[7]  ; Output   ; --            ;
; en[0] ; Output   ; --            ;
; en[1] ; Output   ; --            ;
+-------+----------+---------------+


+------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                      ;
+------------+-------------+---------+--------------+--------+----------------------+------------------+
; Name       ; Location    ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------------+-------------+---------+--------------+--------+----------------------+------------------+
; Equal0~197 ; LC_X6_Y2_N4 ; 4       ; Clock enable ; no     ; --                   ; --               ;
; clk        ; PIN_12      ; 22      ; Clock        ; yes    ; Global clock         ; GCLK0            ;
; rst        ; PIN_26      ; 22      ; Async. clear ; yes    ; Global clock         ; GCLK3            ;
+------------+-------------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_12   ; 22      ; Global clock         ; GCLK0            ;
; rst  ; PIN_26   ; 22      ; Global clock         ; GCLK3            ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------------+-------------+
; Name              ; Fan-Out     ;
+-------------------+-------------+
; Selector0~25      ; 7           ;
; Selector1~29      ; 7           ;
; Selector2~50      ; 7           ;
; Selector3~101     ; 7           ;
; Add0~326          ; 5           ;
; Add0~316          ; 5           ;
; Add0~306          ; 5           ;
; a[3]              ; 4           ;
; a[2]              ; 4           ;
; a[1]              ; 4           ;
; Equal0~197        ; 4           ;
; Selector0~24      ; 4           ;
; en[1]~reg0        ; 4           ;
; en[0]~reg0        ; 4           ;
; cnt[19]           ; 2           ;
; cnt[0]            ; 2           ;
; cnt[1]            ; 2           ;
; cnt[3]            ; 2           ;
; cnt[4]            ; 2           ;
; cnt[5]            ; 2           ;
; cnt[7]            ; 2           ;
; cnt[8]            ; 2           ;
; cnt[9]            ; 2           ;
; cnt[11]           ; 2           ;
; cnt[12]           ; 2           ;
; cnt[13]           ; 2           ;
; cnt[15]           ; 2           ;
; cnt[17]           ; 2           ;
; cnt[18]           ; 2           ;
; a[0]              ; 1           ;
; Add0~335          ; 1           ;
; Add0~334COUT1_387 ; 1           ;
; Add0~334          ; 1           ;
; Add0~333          ; 1           ;
; Add0~332COUT1_389 ; 1           ;
; Add0~332          ; 1           ;
; Add0~331          ; 1           ;
; Add0~330COUT1_391 ; 1           ;
; Add0~330          ; 1           ;
; Add0~329          ; 1           ;
; Add0~328COUT1_393 ; 1           ;
; Add0~328          ; 1           ;
; Add0~327          ; 1           ;
; Add0~325          ; 1           ;
; Add0~324COUT1_395 ; 1           ;
; Add0~324          ; 1           ;
; Add0~323          ; 1           ;
; Add0~322COUT1_397 ; 1           ;
; Add0~322          ; 1           ;
; Add0~321          ; 1           ;
+-------------------+-------------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; C4s                        ; 23 / 784 ( 3 % )  ;
; Direct links               ; 30 / 888 ( 3 % )  ;
; Global clocks              ; 2 / 4 ( 50 % )    ;
; LAB clocks                 ; 8 / 32 ( 25 % )   ;
; LUT chains                 ; 1 / 216 ( < 1 % ) ;
; Local interconnects        ; 66 / 888 ( 7 % )  ;
; R4s                        ; 18 / 704 ( 3 % )  ;
+----------------------------+-------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 7.13) ; Number of LABs  (Total = 8) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 1                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 1                           ;
; 6                                          ; 2                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 1                           ;
; 10                                         ; 3                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.38) ; Number of LABs  (Total = 8) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 5                           ;
; 1 Clock                            ; 5                           ;
; 1 Clock enable                     ; 1                           ;
+------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 7.75) ; Number of LABs  (Total = 8) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 1                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 2                           ;
; 7                                           ; 1                           ;
; 8                                           ; 0                           ;
; 9                                           ; 1                           ;
; 10                                          ; 2                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 1                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 7.00) ; Number of LABs  (Total = 8) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 1                           ;
; 2                                               ; 0                           ;
; 3                                               ; 0                           ;
; 4                                               ; 0                           ;
; 5                                               ; 0                           ;
; 6                                               ; 2                           ;
; 7                                               ; 2                           ;
; 8                                               ; 0                           ;
; 9                                               ; 1                           ;
; 10                                              ; 2                           ;
+-------------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Distinct Inputs                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 8.25) ; Number of LABs  (Total = 8) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0                           ;