iirno.fit.rpt

《CPLD_FPGA设计及应用》课件与实例

;     -- 5 input functions                       ; 12                     ;
;     -- 4 input functions                       ; 79                     ;
;     -- <=3 input functions                     ; 71                     ;
;     -- Register only                           ; 42                     ;
;         -- Combinational cells for routing     ; 28                     ;
;                                                ;                        ;
; ALUTs without a partner                        ; 86                     ;
;     -- unpartnered 7 input functions           ; 0 / 0 ( 0 % )          ;
;     -- unpartnered 6 input functions           ; 0 / 0 ( 0 % )          ;
;     -- unpartnered 5 input functions           ; 6 / 12 ( 50 % )        ;
;     -- unpartnered 4 input functions           ; 35 / 79 ( 44 % )       ;
;     -- unpartnered <=3 input functions         ; 9 / 71 ( 12 % )        ;
;     -- Unpartnered registers only              ; 36 / 109 ( 33 % )      ;
;                                                ;                        ;
; ALUTs by mode                                  ;                        ;
;     -- normal mode                             ; 117                    ;
;     -- extended LUT mode                       ; 0                      ;
;     -- arithmetic mode                         ; 15                     ;
;     -- shared arithmetic mode                  ; 30                     ;
;                                                ;                        ;
; Total registers                                ; 109 / 14,410 ( < 1 % ) ;
; Total ALMs                                     ; 145 / 6,240 ( 2 % )    ;
; Total LABs                                     ; 43 / 780 ( 5 % )       ;
; User inserted logic cells                      ; 0                      ;
; Virtual pins                                   ; 0                      ;
; I/O pins                                       ; 191 / 343 ( 55 % )     ;
;     -- Clock pins                              ; 9 / 16 ( 56 % )        ;
; Global signals                                 ; 4                      ;
; M512s                                          ; 0 / 104 ( 0 % )        ;
; M4Ks                                           ; 0 / 78 ( 0 % )         ;
; Total memory bits                              ; 0 / 419,328 ( 0 % )    ;
; Total RAM block bits                           ; 0 / 419,328 ( 0 % )    ;
; DSP block 9-bit elements                       ; 0 / 96 ( 0 % )         ;
; Global clocks                                  ; 4 / 16 ( 25 % )        ;
; Regional clocks                                ; 0 / 32 ( 0 % )         ;
; DIFFIOCLKs                                     ; 0 / 32 ( 0 % )         ;
; SERDES transmitters                            ; 0 / 38 ( 0 % )         ;
; SERDES receivers                               ; 0 / 42 ( 0 % )         ;
; Maximum fan-out node                           ; clk~clkctrl            ;
; Maximum fan-out                                ; 59                     ;
; Total fan-out                                  ; 1085                   ;
; Average fan-out                                ; 2.19                   ;
+------------------------------------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk      ; N20   ; 1        ; 0            ; 10           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; clr      ; M21   ; 2        ; 0            ; 16           ; 2           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dinxn[0] ; P19   ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dinxn[1] ; M20   ; 2        ; 0            ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dinxn[2] ; N19   ; 1        ; 0            ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dinxn[3] ; D20   ; 3        ; 3            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dinxn[4] ; F1    ; 5        ; 40           ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dinxn[5] ; V13   ; 8        ; 10           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dinxn[6] ; B10   ; 9        ; 25           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dinxn[7] ; D8    ; 4        ; 34           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dinxn[8] ; B11   ; 4        ; 22           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; dinxn[9] ; B13   ; 3        ; 18           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; addxn0acs[0]     ; E18   ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; addxn0acs[1]     ; A19   ; 3        ; 2            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; addxn0acs[2]     ; D18   ; 3        ; 1            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; addxn0acs[3]     ; C10   ; 9        ; 25           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; addxn0acs[4]     ; B8    ; 4        ; 26           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; addxn0acs[5]     ; B12   ; 4        ; 22           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; addxn0acs[6]     ; C22   ; 2        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 12mA             ; Off         ; Fitter               ;
; addxn0acs[7]     ; C11   ; 4        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; addxn0acs[8]     ; D10   ; 9        ; 25           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; addxn0acs[9]     ; D17   ; 3        ; 2            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; addxn1acs[0]     ; P16   ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 12mA             ; Off         ; Fitter               ;