sclock.tan.rpt

FPGA EP2C5Q288C8 TEST 原码,测试OK 打开即用.

; Cut off read during write signal paths                         ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                 ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                               ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                          ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                        ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                               ; Off                ;      ;    ;             ;
; Enable Clock Latency                                           ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node          ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                          ; 10                 ;      ;    ;             ;
; Number of paths to report                                      ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                   ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                         ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                     ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                   ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis ; Off                ;      ;    ;             ;
+----------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+--------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                     ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 115.29 MHz ( period = 8.674 ns )                    ; lcd:inst3|counter[1]     ; lcd:inst3|address[0]      ; clk        ; clk      ; None                        ; None                      ; 5.344 ns                ;
; N/A                                     ; 115.29 MHz ( period = 8.674 ns )                    ; lcd:inst3|counter[1]     ; lcd:inst3|address[1]      ; clk        ; clk      ; None                        ; None                      ; 5.344 ns                ;
; N/A                                     ; 115.29 MHz ( period = 8.674 ns )                    ; lcd:inst3|counter[1]     ; lcd:inst3|address[2]      ; clk        ; clk      ; None                        ; None                      ; 5.344 ns                ;
; N/A                                     ; 117.45 MHz ( period = 8.514 ns )                    ; lcd:inst3|counter[0]     ; lcd:inst3|address[0]      ; clk        ; clk      ; None                        ; None                      ; 5.184 ns                ;
; N/A                                     ; 117.45 MHz ( period = 8.514 ns )                    ; lcd:inst3|counter[0]     ; lcd:inst3|address[1]      ; clk        ; clk      ; None                        ; None                      ; 5.184 ns                ;
; N/A                                     ; 117.45 MHz ( period = 8.514 ns )                    ; lcd:inst3|counter[0]     ; lcd:inst3|address[2]      ; clk        ; clk      ; None                        ; None                      ; 5.184 ns                ;
; N/A                                     ; 117.51 MHz ( period = 8.510 ns )                    ; lcd:inst3|counter[2]     ; lcd:inst3|address[0]      ; clk        ; clk      ; None                        ; None                      ; 5.180 ns                ;
; N/A                                     ; 117.51 MHz ( period = 8.510 ns )                    ; lcd:inst3|counter[2]     ; lcd:inst3|address[1]      ; clk        ; clk      ; None                        ; None                      ; 5.180 ns                ;
; N/A                                     ; 117.51 MHz ( period = 8.510 ns )                    ; lcd:inst3|counter[2]     ; lcd:inst3|address[2]      ; clk        ; clk      ; None                        ; None                      ; 5.180 ns                ;
; N/A                                     ; 118.16 MHz ( period = 8.463 ns )                    ; lcd:inst3|counter[3]     ; lcd:inst3|address[0]      ; clk        ; clk      ; None                        ; None                      ; 5.133 ns                ;
; N/A                                     ; 118.16 MHz ( period = 8.463 ns )                    ; lcd:inst3|counter[3]     ; lcd:inst3|address[1]      ; clk        ; clk      ; None                        ; None                      ; 5.133 ns                ;
; N/A                                     ; 118.16 MHz ( period = 8.463 ns )                    ; lcd:inst3|counter[3]     ; lcd:inst3|address[2]      ; clk        ; clk      ; None                        ; None                      ; 5.133 ns                ;
; N/A                                     ; 118.46 MHz ( period = 8.442 ns )                    ; lcd:inst3|counter[0]     ; lcd:inst3|address[5]      ; clk        ; clk      ; None                        ; None                      ; 5.082 ns                ;
; N/A                                     ; 120.15 MHz ( period = 8.323 ns )                    ; lcd:inst3|counter[4]     ; lcd:inst3|address[0]      ; clk        ; clk      ; None                        ; None                      ; 4.993 ns                ;
; N/A                                     ; 120.15 MHz ( period = 8.323 ns )                    ; lcd:inst3|counter[4]     ; lcd:inst3|address[1]      ; clk        ; clk      ; None                        ; None                      ; 4.993 ns                ;
; N/A                                     ; 120.15 MHz ( period = 8.323 ns )                    ; lcd:inst3|counter[4]     ; lcd:inst3|address[2]      ; clk        ; clk      ; None                        ; None                      ; 4.993 ns                ;
; N/A                                     ; 120.15 MHz ( period = 8.323 ns )                    ; lcd:inst3|counter[1]     ; lcd:inst3|address[3]      ; clk        ; clk      ; None                        ; None                      ; 4.965 ns                ;
; N/A                                     ; 120.15 MHz ( period = 8.323 ns )                    ; lcd:inst3|counter[1]     ; lcd:inst3|address[4]      ; clk        ; clk      ; None                        ; None                      ; 4.965 ns                ;
; N/A                                     ; 120.32 MHz ( period = 8.311 ns )                    ; lcd:inst3|counter[1]     ; lcd:inst3|address[5]      ; clk        ; clk      ; None                        ; None                      ; 4.951 ns                ;
; N/A                                     ; 120.92 MHz ( period = 8.270 ns )                    ; lcd:inst3|counter[2]     ; lcd:inst3|address[5]      ; clk        ; clk      ; None                        ; None                      ; 4.910 ns                ;
; N/A                                     ; 121.01 MHz ( period = 8.264 ns )                    ; lcd:inst3|counter[6]     ; lcd:inst3|address[0]      ; clk        ; clk      ; None                        ; None                      ; 4.905 ns                ;
; N/A                                     ; 121.01 MHz ( period = 8.264 ns )                    ; lcd:inst3|counter[6]     ; lcd:inst3|address[1]      ; clk        ; clk      ; None                        ; None                      ; 4.905 ns                ;
; N/A                                     ; 121.01 MHz ( period = 8.264 ns )                    ; lcd:inst3|counter[6]     ; lcd:inst3|address[2]      ; clk        ; clk      ; None                        ; None                      ; 4.905 ns                ;
; N/A                                     ; 122.50 MHz ( period = 8.163 ns )                    ; lcd:inst3|counter[0]     ; lcd:inst3|address[3]      ; clk        ; clk      ; None                        ; None                      ; 4.805 ns                ;
; N/A                                     ; 122.50 MHz ( period = 8.163 ns )                    ; lcd:inst3|counter[0]     ; lcd:inst3|address[4]      ; clk        ; clk      ; None                        ; None                      ; 4.805 ns                ;
; N/A                                     ; 122.56 MHz ( period = 8.159 ns )                    ; lcd:inst3|counter[2]     ; lcd:inst3|address[3]      ; clk        ; clk      ; None                        ; None                      ; 4.801 ns                ;
; N/A                                     ; 122.56 MHz ( period = 8.159 ns )                    ; lcd:inst3|counter[2]     ; lcd:inst3|address[4]      ; clk        ; clk      ; None                        ; None                      ; 4.801 ns                ;
; N/A                                     ; 123.03 MHz ( period = 8.128 ns )                    ; lcd:inst3|counter[3]     ; lcd:inst3|address[5]      ; clk        ; clk      ; None                        ; None                      ; 4.768 ns                ;
; N/A                                     ; 123.15 MHz ( period = 8.120 ns )                    ; lcd:inst3|counter[2]     ; lcd:inst3|counter[4]      ; clk        ; clk      ; None                        ; None                      ; 4.762 ns                ;
; N/A                                     ; 123.15 MHz ( period = 8.120 ns )                    ; lcd:inst3|counter[2]     ; lcd:inst3|counter[5]      ; clk        ; clk      ; None                        ; None                      ; 4.762 ns                ;