readme.txt

来自「verilog 语言 可以免费下载的程序」· 文本 代码 · 共 11 行

请注意:
	本例的各个源描述的编译顺序应该是:
		90_wss_subtype.vhd
		90_wss_coprocessor.vhd
		90_wss_component.vhd

	第90例到第93例没有附带测试文件,如果您有兴趣,
	可自己编写测试向量,以便进行模拟.

	第90例到第93例是一个完整的电路描述的各个部分,
	最好全部合起来编译,否则第93例不能编译通过.