testdiv.txt

实用的任意时钟分频Verilog代码 可以任意分频的！

module testdiv;
input mclk;
output clk;
always # 20 mclk=!mclk;
divclk div(.clk1(mclk),.clk2(clk));
endmodule