rreg1.vhd

来自「组成原理的大作业」· VHDL 代码 · 共 3 行

-- set of registers                               --寄存器组
-- sizes : (1,size)                               --宽度（1，n）
-- clk        --posedge clock input               --输入时钟上升沿有