sram4m.sim.rpt

Altera cyclone ep1c6对sram idt71系列的读写时序控制

; |sram4m|bt835_data[10]    ; |sram4m|bt835_data[10]~corein ; combout          ;
; |sram4m|bt835_data[11]    ; |sram4m|bt835_data[11]~corein ; combout          ;
; |sram4m|bt835_data[12]    ; |sram4m|bt835_data[12]~corein ; combout          ;
; |sram4m|bt835_data[13]    ; |sram4m|bt835_data[13]~corein ; combout          ;
; |sram4m|bt835_data[14]    ; |sram4m|bt835_data[14]~corein ; combout          ;
; |sram4m|bt835_data[15]    ; |sram4m|bt835_data[15]~corein ; combout          ;
+---------------------------+-------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+-------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                ;
+------------------------+-----------------------------+------------------+
; Node Name              ; Output Port Name            ; Output Port Type ;
+------------------------+-----------------------------+------------------+
; |sram4m|Add0~47        ; |sram4m|Add0~47             ; combout          ;
; |sram4m|Add0~49        ; |sram4m|Add0~49             ; combout          ;
; |sram4m|Add0~49        ; |sram4m|Add0~50             ; cout0            ;
; |sram4m|Add0~49        ; |sram4m|Add0~50COUT1        ; cout1            ;
; |sram4m|Add0~51        ; |sram4m|Add0~51             ; combout          ;
; |sram4m|Add0~53        ; |sram4m|Add0~53             ; combout          ;
; |sram4m|Add0~53        ; |sram4m|Add0~54             ; cout             ;
; |sram4m|Add0~55        ; |sram4m|Add0~55             ; combout          ;
; |sram4m|Add0~57        ; |sram4m|Add0~57             ; combout          ;
; |sram4m|Add0~57        ; |sram4m|Add0~58             ; cout0            ;
; |sram4m|Add0~57        ; |sram4m|Add0~58COUT1        ; cout1            ;
; |sram4m|Add0~59        ; |sram4m|Add0~59             ; combout          ;
; |sram4m|Add0~61        ; |sram4m|Add0~61             ; combout          ;
; |sram4m|Add0~61        ; |sram4m|Add0~62             ; cout0            ;
; |sram4m|Add0~61        ; |sram4m|Add0~62COUT1        ; cout1            ;
; |sram4m|Add0~63        ; |sram4m|Add0~63             ; combout          ;
; |sram4m|Add1~170       ; |sram4m|Add1~170            ; combout          ;
; |sram4m|Add1~173       ; |sram4m|Add1~173            ; combout          ;
; |sram4m|Add1~173       ; |sram4m|Add1~174            ; cout0            ;
; |sram4m|Add1~173       ; |sram4m|Add1~174COUT1       ; cout1            ;
; |sram4m|Add1~176       ; |sram4m|Add1~176            ; combout          ;
; |sram4m|Add1~179       ; |sram4m|Add1~179            ; combout          ;
; |sram4m|Add1~179       ; |sram4m|Add1~180            ; cout             ;
; |sram4m|Add1~181       ; |sram4m|Add1~181            ; combout          ;
; |sram4m|Add1~181       ; |sram4m|Add1~182COUT1       ; cout1            ;
; |sram4m|Add1~183       ; |sram4m|Add1~183            ; combout          ;
; |sram4m|Add1~183       ; |sram4m|Add1~184            ; cout0            ;
; |sram4m|Add1~183       ; |sram4m|Add1~184COUT1       ; cout1            ;
; |sram4m|Add1~185       ; |sram4m|Add1~185            ; combout          ;
; |sram4m|Add0~66        ; |sram4m|Add0~66             ; cout0            ;
; |sram4m|Add0~66        ; |sram4m|Add0~66COUT1        ; cout1            ;
; |sram4m|Add1~189       ; |sram4m|Add1~189            ; cout0            ;
; |sram4m|Add1~189       ; |sram4m|Add1~189COUT1       ; cout1            ;
; |sram4m|dio_2[0]~44    ; |sram4m|dio_2[0]~44         ; combout          ;
; |sram4m|res1~1         ; |sram4m|res1~1              ; combout          ;
; |sram4m|we_2~9         ; |sram4m|we_2~9              ; combout          ;
; |sram4m|addr1[1]~1319  ; |sram4m|addr1[1]~1319       ; combout          ;
; |sram4m|addr1[2]~1320  ; |sram4m|addr1[2]~1320       ; combout          ;
; |sram4m|addr1[3]~1321  ; |sram4m|addr1[3]~1321       ; combout          ;
; |sram4m|addr1[4]~1322  ; |sram4m|addr1[4]~1322       ; combout          ;
; |sram4m|addr1[5]~1323  ; |sram4m|addr1[5]~1323       ; combout          ;
; |sram4m|addr1[6]~1324  ; |sram4m|addr1[6]~1324       ; combout          ;
; |sram4m|addr1[7]~1325  ; |sram4m|addr1[7]~1325       ; combout          ;
; |sram4m|addr1[8]~1326  ; |sram4m|addr1[8]~1326       ; combout          ;
; |sram4m|addr1[9]~1327  ; |sram4m|addr1[9]~1327       ; combout          ;
; |sram4m|Add1~172       ; |sram4m|Add1~172            ; combout          ;
; |sram4m|Add1~175       ; |sram4m|Add1~175            ; combout          ;
; |sram4m|Add1~178       ; |sram4m|Add1~178            ; combout          ;
; |sram4m|addr1[15]~1328 ; |sram4m|addr1[15]~1328      ; combout          ;
; |sram4m|addr1[16]~1329 ; |sram4m|addr1[16]~1329      ; combout          ;
; |sram4m|addr1[17]~1330 ; |sram4m|addr1[17]~1330      ; combout          ;
; |sram4m|addr1[18]~1331 ; |sram4m|addr1[18]~1331      ; combout          ;
; |sram4m|addr1[0]~1332  ; |sram4m|addr1[0]~1332       ; combout          ;
; |sram4m|addr1[0]~1333  ; |sram4m|addr1[0]~1333       ; combout          ;
; |sram4m|process1~79    ; |sram4m|process1~79         ; combout          ;
; |sram4m|process1~81    ; |sram4m|process1~81         ; combout          ;
; |sram4m|process1~82    ; |sram4m|process1~82         ; combout          ;
; |sram4m|addr1[11]~1334 ; |sram4m|addr1[11]~1334      ; combout          ;
; |sram4m|Add1~187       ; |sram4m|Add1~187            ; combout          ;
; |sram4m|Equal1~74      ; |sram4m|Equal1~74           ; combout          ;
; |sram4m|dio_1[0]~49    ; |sram4m|dio_1[0]~49         ; combout          ;
; |sram4m|addr1[1]~1335  ; |sram4m|addr1[1]~1335       ; combout          ;
; |sram4m|addr1[6]~1336  ; |sram4m|addr1[6]~1336       ; combout          ;
; |sram4m|addr1[7]~1337  ; |sram4m|addr1[7]~1337       ; combout          ;
; |sram4m|addr1[8]~1338  ; |sram4m|addr1[8]~1338       ; combout          ;
; |sram4m|addr1[9]~1339  ; |sram4m|addr1[9]~1339       ; combout          ;
; |sram4m|addr1[4]~1340  ; |sram4m|addr1[4]~1340       ; combout          ;
; |sram4m|addr1[5]~1341  ; |sram4m|addr1[5]~1341       ; combout          ;
; |sram4m|addr1[2]~1342  ; |sram4m|addr1[2]~1342       ; combout          ;
; |sram4m|addr1[3]~1343  ; |sram4m|addr1[3]~1343       ; combout          ;
; |sram4m|addr1[12]~1344 ; |sram4m|addr1[12]~1344      ; combout          ;
; |sram4m|Equal1~75      ; |sram4m|Equal1~75           ; combout          ;
; |sram4m|addr1[17]~1345 ; |sram4m|addr1[17]~1345      ; combout          ;
; |sram4m|addr1[18]~1346 ; |sram4m|addr1[18]~1346      ; combout          ;
; |sram4m|addr1[13]~1347 ; |sram4m|addr1[13]~1347      ; combout          ;
; |sram4m|addr1[14]~1348 ; |sram4m|addr1[14]~1348      ; combout          ;
; |sram4m|addr1[15]~1349 ; |sram4m|addr1[15]~1349      ; combout          ;
; |sram4m|addr1[16]~1350 ; |sram4m|addr1[16]~1350      ; combout          ;
; |sram4m|res1           ; |sram4m|res1                ; combout          ;
; |sram4m|adr_1[0]       ; |sram4m|adr_1[0]            ; padio            ;
; |sram4m|adr_1[1]       ; |sram4m|adr_1[1]            ; padio            ;
; |sram4m|adr_1[2]       ; |sram4m|adr_1[2]            ; padio            ;
; |sram4m|adr_1[3]       ; |sram4m|adr_1[3]            ; padio            ;
; |sram4m|adr_1[4]       ; |sram4m|adr_1[4]            ; padio            ;
; |sram4m|adr_1[5]       ; |sram4m|adr_1[5]            ; padio            ;
; |sram4m|adr_1[6]       ; |sram4m|adr_1[6]            ; padio            ;
; |sram4m|adr_1[7]       ; |sram4m|adr_1[7]            ; padio            ;
; |sram4m|adr_1[8]       ; |sram4m|adr_1[8]            ; padio            ;
; |sram4m|adr_1[9]       ; |sram4m|adr_1[9]            ; padio            ;
; |sram4m|adr_1[11]      ; |sram4m|adr_1[11]           ; padio            ;
; |sram4m|adr_1[12]      ; |sram4m|adr_1[12]           ; padio            ;
; |sram4m|adr_1[13]      ; |sram4m|adr_1[13]           ; padio            ;
; |sram4m|adr_1[14]      ; |sram4m|adr_1[14]           ; padio            ;
; |sram4m|adr_1[15]      ; |sram4m|adr_1[15]           ; padio            ;
; |sram4m|adr_1[16]      ; |sram4m|adr_1[16]           ; padio            ;
; |sram4m|adr_1[17]      ; |sram4m|adr_1[17]           ; padio            ;
; |sram4m|adr_1[18]      ; |sram4m|adr_1[18]           ; padio            ;
; |sram4m|dio_1[0]       ; |sram4m|dio_1[0]~16         ; combout          ;
; |sram4m|dio_1[0]       ; |sram4m|dio_1[0]~output     ; padio            ;
; |sram4m|dio_1[1]       ; |sram4m|dio_1[1]~15         ; combout          ;
; |sram4m|dio_1[1]       ; |sram4m|dio_1[1]~output     ; padio            ;
; |sram4m|dio_1[2]       ; |sram4m|dio_1[2]~14         ; combout          ;
; |sram4m|dio_1[2]       ; |sram4m|dio_1[2]~output     ; padio            ;
; |sram4m|dio_1[3]       ; |sram4m|dio_1[3]~13         ; combout          ;
; |sram4m|dio_1[3]       ; |sram4m|dio_1[3]~output     ; padio            ;
; |sram4m|dio_1[4]       ; |sram4m|dio_1[4]~12         ; combout          ;
; |sram4m|dio_1[4]       ; |sram4m|dio_1[4]~output     ; padio            ;
; |sram4m|dio_1[5]       ; |sram4m|dio_1[5]~11         ; combout          ;
; |sram4m|dio_1[5]       ; |sram4m|dio_1[5]~output     ; padio            ;
; |sram4m|dio_1[6]       ; |sram4m|dio_1[6]~10         ; combout          ;
; |sram4m|dio_1[6]       ; |sram4m|dio_1[6]~output     ; padio            ;
; |sram4m|dio_1[7]       ; |sram4m|dio_1[7]~9          ; combout          ;
; |sram4m|dio_1[7]       ; |sram4m|dio_1[7]~output     ; padio            ;
; |sram4m|flash_cle      ; |sram4m|flash_cle           ; padio            ;
; |sram4m|flash_ale      ; |sram4m|flash_ale           ; padio            ;
; |sram4m|flash_ce       ; |sram4m|flash_ce            ; padio            ;
; |sram4m|flash_we       ; |sram4m|flash_we            ; padio            ;
; |sram4m|flash_re       ; |sram4m|flash_re            ; padio            ;
; |sram4m|flash_wp       ; |sram4m|flash_wp            ; padio            ;
; |sram4m|cs_1           ; |sram4m|cs_1                ; padio            ;
; |sram4m|we_1           ; |sram4m|we_1                ; padio            ;
; |sram4m|oe_1           ; |sram4m|oe_1                ; padio            ;
; |sram4m|oe_2           ; |sram4m|oe_2                ; padio            ;
; |sram4m|cs_2           ; |sram4m|cs_2                ; padio            ;
; |sram4m|adr_1[10]      ; |sram4m|adr_1[10]           ; padio            ;
; |sram4m|adr_2[0]       ; |sram4m|adr_2[0]            ; padio            ;
; |sram4m|adr_2[1]       ; |sram4m|adr_2[1]            ; padio            ;
; |sram4m|adr_2[2]       ; |sram4m|adr_2[2]            ; padio            ;
; |sram4m|adr_2[3]       ; |sram4m|adr_2[3]            ; padio            ;
; |sram4m|adr_2[4]       ; |sram4m|adr_2[4]            ; padio            ;
; |sram4m|adr_2[5]       ; |sram4m|adr_2[5]            ; padio            ;
; |sram4m|adr_2[6]       ; |sram4m|adr_2[6]            ; padio            ;
; |sram4m|adr_2[7]       ; |sram4m|adr_2[7]            ; padio            ;
; |sram4m|adr_2[8]       ; |sram4m|adr_2[8]            ; padio            ;
; |sram4m|adr_2[9]       ; |sram4m|adr_2[9]            ; padio            ;
; |sram4m|adr_2[10]      ; |sram4m|adr_2[10]           ; padio            ;
; |sram4m|adr_2[11]      ; |sram4m|adr_2[11]           ; padio            ;
; |sram4m|adr_2[12]      ; |sram4m|adr_2[12]           ; padio            ;
; |sram4m|adr_2[13]      ; |sram4m|adr_2[13]           ; padio            ;
; |sram4m|adr_2[14]      ; |sram4m|adr_2[14]           ; padio            ;
; |sram4m|adr_2[15]      ; |sram4m|adr_2[15]           ; padio            ;