graycode.v

来自「gray code encoder and demo」· Verilog 代码 · 共 33 行

//-----------------------------------------------------------------------------------
//数值二进制表示转换为格雷码
//输入：data_in：十进制数值输入，位宽为4比特
//		EN：转换输出使能信号，高电平有效
//输出：data_out：转换后的格雷码，位宽为4比特
//-----------------------------------------------------------------------------------

module GRAYcode (EN ,data_in ,data_out);

	input EN ;
	input [3:0] data_in ;

	output [4:0] data_out ;
		
	reg[4:0] data_out;
	
	always @(data_in or EN )
	begin
		if(EN == 1)
		begin
			data_out [0] = (data_in [0] ^ data_in [1] ) && EN ;
			data_out [1] = (data_in [1] ^ data_in [2] ) && EN ;
			data_out [2] = (data_in [2] ^ data_in [3] ) && EN ;
			data_out [3] = data_in [3] && EN ;
			data_out[4] = 0;
		end
		else
		begin
			data_out[4] = 1;
		end
	end
endmodule