dq01.tan.rpt

有关毕业设计交通灯的ＶＨＤＬ设计

+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; inputclock      ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Reset           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; Spe             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'inputclock'                                                                                                                                                                                                                                           ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                      ; To                        ; From Clock ; To Clock   ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+------------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 56.92 MHz ( period = 17.570 ns )                    ; 74160:inst7|6             ; 74190:inst24|48~8         ; inputclock ; inputclock ; None                        ; None                      ; 1.199 ns                ;
; N/A                                     ; 58.82 MHz ( period = 17.000 ns )                    ; 74160:inst7|6             ; 74190:inst35|50~37        ; inputclock ; inputclock ; None                        ; None                      ; 1.368 ns                ;
; N/A                                     ; 58.90 MHz ( period = 16.978 ns )                    ; 74160:inst7|7             ; 74190:inst24|48~8         ; inputclock ; inputclock ; None                        ; None                      ; 0.903 ns                ;
; N/A                                     ; 59.60 MHz ( period = 16.778 ns )                    ; 74160:inst7|6             ; 74190:inst21|49~35        ; inputclock ; inputclock ; None                        ; None                      ; 1.550 ns                ;
; N/A                                     ; 61.12 MHz ( period = 16.362 ns )                    ; 74160:inst7|7             ; 74190:inst35|50~37        ; inputclock ; inputclock ; None                        ; None                      ; 1.049 ns                ;
; N/A                                     ; 61.96 MHz ( period = 16.140 ns )                    ; 74160:inst7|7             ; 74190:inst21|49~35        ; inputclock ; inputclock ; None                        ; None                      ; 1.231 ns                ;
; N/A                                     ; 63.60 MHz ( period = 15.724 ns )                    ; 74190:inst6|48~8          ; 74190:inst6|50~_emulated  ; inputclock ; inputclock ; None                        ; None                      ; 1.977 ns                ;
; N/A                                     ; 63.89 MHz ( period = 15.652 ns )                    ; 74160:inst7|6             ; 74190:inst21|48~8         ; inputclock ; inputclock ; None                        ; None                      ; 0.987 ns                ;
; N/A                                     ; 64.62 MHz ( period = 15.474 ns )                    ; 74160:inst7|6             ; 74190:inst21|50~37        ; inputclock ; inputclock ; None                        ; None                      ; 1.195 ns                ;
; N/A                                     ; 65.92 MHz ( period = 15.170 ns )                    ; 74190:inst6|48~8          ; 74190:inst6|49            ; inputclock ; inputclock ; None                        ; None                      ; 1.700 ns                ;
; N/A                                     ; 66.23 MHz ( period = 15.100 ns )                    ; 74190:inst6|48~8          ; 74190:inst6|51            ; inputclock ; inputclock ; None                        ; None                      ; 1.665 ns                ;
; N/A                                     ; 67.20 MHz ( period = 14.882 ns )                    ; 74160:inst7|7             ; 74190:inst21|50~37        ; inputclock ; inputclock ; None                        ; None                      ; 0.899 ns                ;
; N/A                                     ; 70.25 MHz ( period = 14.234 ns )                    ; 74160:inst7|6             ; 74190:inst6|48~8          ; inputclock ; inputclock ; None                        ; None                      ; 0.989 ns                ;
; N/A                                     ; 73.88 MHz ( period = 13.536 ns )                    ; 74190:inst21|49~35        ; 74190:inst5|50~_emulated  ; inputclock ; inputclock ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 75.49 MHz ( period = 13.246 ns )                    ; 74190:inst21|50~37        ; 74190:inst5|50~_emulated  ; inputclock ; inputclock ; None                        ; None                      ; 2.567 ns                ;
; N/A                                     ; 78.69 MHz ( period = 12.708 ns )                    ; 74190:inst21|48~8         ; 74190:inst5|51            ; inputclock ; inputclock ; None                        ; None                      ; 2.413 ns                ;
; N/A                                     ; 78.70 MHz ( period = 12.706 ns )                    ; 74190:inst21|48~8         ; 74190:inst5|50~_emulated  ; inputclock ; inputclock ; None                        ; None                      ; 2.412 ns                ;
; N/A                                     ; 78.90 MHz ( period = 12.674 ns )                    ; 74190:inst21|49~35        ; 74190:inst5|51            ; inputclock ; inputclock ; None                        ; None                      ; 2.383 ns                ;
; N/A                                     ; 79.73 MHz ( period = 12.543 ns )                    ; 74160:inst7|6             ; 74190:inst6|50~_emulated  ; inputclock ; inputclock ; None                        ; None                      ; 2.716 ns                ;
; N/A                                     ; 80.97 MHz ( period = 12.350 ns )                    ; 74190:inst21|50~37        ; 74190:inst5|51            ; inputclock ; inputclock ; None                        ; None                      ; 2.119 ns                ;
; N/A                                     ; 81.53 MHz ( period = 12.266 ns )                    ; 74160:inst7|6             ; 74190:inst6|49            ; inputclock ; inputclock ; None                        ; None                      ; 2.439 ns                ;
; N/A                                     ; 82.36 MHz ( period = 12.142 ns )                    ; 74160:inst7|6             ; 74190:inst5|50~_emulated  ; inputclock ; inputclock ; None                        ; None                      ; 3.728 ns                ;
; N/A                                     ; 83.84 MHz ( period = 11.927 ns )                    ; 74160:inst7|6             ; 74190:inst6|51            ; inputclock ; inputclock ; None                        ; None                      ; 2.100 ns                ;