⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 top.map.rpt

📁 sdram 控制器的verilog 实现
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; user_interface:inst3|sys_addr[4]                     ; Stuck at GND due to stuck port data_in                   ;
; Total Number of Removed Registers = 46               ;                                                          ;
+------------------------------------------------------+----------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 307   ;
; Number of registers using Synchronous Clear  ; 141   ;
; Number of registers using Synchronous Load   ; 25    ;
; Number of registers using Asynchronous Clear ; 98    ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 119   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------+
; Inverted Register Statistics                     ;
+----------------------------------------+---------+
; Inverted Register                      ; Fan out ;
+----------------------------------------+---------+
; sld_hub:sld_hub_inst|hub_tdo_reg       ; 2       ;
; Total number of inverted registers = 1 ;         ;
+----------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                                                         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                                               ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |top|sdram_top:inst|sdr_sig:U3|sdr_ADDR[5]                                                                                                                                                               ;
; 3:1                ; 10 bits   ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |top|sdram_top:inst|refresh:U2|refresh_cnt[9]                                                                                                                                                            ;
; 4:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |top|sdram_top:inst|init_fsm:U1|refresh_time[0]                                                                                                                                                          ;
; 9:1                ; 6 bits    ; 36 LEs        ; 30 LEs               ; 6 LEs                  ; Yes        ; |top|sdram_top:inst|sdr_sig:U3|sdr_RASn                                                                                                                                                                  ;
; 5:1                ; 2 bits    ; 6 LEs         ; 2 LEs                ; 4 LEs                  ; Yes        ; |top|sdram_top:inst|main_fsm:U0|keep_burst_len[8]                                                                                                                                                        ;
; 6:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |top|user_interface:inst3|burst_len[0]                                                                                                                                                                   ;
; 9:1                ; 4 bits    ; 24 LEs        ; 4 LEs                ; 20 LEs                 ; Yes        ; |top|sdram_top:inst|init_fsm:U1|clk_cnt[3]                                                                                                                                                               ;
; 14:1               ; 9 bits    ; 81 LEs        ; 9 LEs                ; 72 LEs                 ; Yes        ; |top|sdram_top:inst|main_fsm:U0|clk_m_cnt[1]                                                                                                                                                             ;
; 23:1               ; 2 bits    ; 30 LEs        ; 16 LEs               ; 14 LEs                 ; Yes        ; |top|sdram_top:inst|main_fsm:U0|c_state[3]                                                                                                                                                               ;
; 8:1                ; 3 bits    ; 15 LEs        ; 12 LEs               ; 3 LEs                  ; No         ; |top|user_interface:inst3|user_state~23                                                                                                                                                                  ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |top|user_interface:inst3|rom256:rom256_inst|altsyncram:altsyncram_component|altsyncram_2361:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |top|user_interface:inst3|rom256:rom256_inst|altsyncram:altsyncram_component|altsyncram_2361:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0] ;
; 24:1               ; 4 bits    ; 64 LEs        ; 40 LEs               ; 24 LEs                 ; Yes        ; |top|user_interface:inst3|rom256:rom256_inst|altsyncram:altsyncram_component|altsyncram_2361:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]      ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |top|user_interface:inst3|ram512:ram512_inst|altsyncram:altsyncram_component|altsyncram_0qe1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |top|user_interface:inst3|ram512:ram512_inst|altsyncram:altsyncram_component|altsyncram_0qe1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0] ;
; 24:1               ; 4 bits    ; 64 LEs        ; 44 LEs               ; 20 LEs                 ; Yes        ; |top|user_interface:inst3|ram512:ram512_inst|altsyncram:altsyncram_component|altsyncram_0qe1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]      ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |top|sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]                                                                                                                                                            ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |top|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]                                                                                                                                        ;
; 28:1               ; 4 bits    ; 72 LEs        ; 36 LEs               ; 36 LEs                 ; Yes        ; |top|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[0]                                                                                                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Source assignments for sdram_top:inst|init_fsm:U1   ;
+-------------------+-------+------+------------------+
; Assignment        ; Value ; From ; To               ;
+-------------------+-------+------+------------------+
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[1]     ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[0]     ;
; PRESERVE_REGISTER ; on    ; -    ; delay_300us_done ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[2]     ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[3]     ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[4]     ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[5]     ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[6]     ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[7]     ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[8]     ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[9]     ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[10]    ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[11]    ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[12]    ;
; PRESERVE_REGISTER ; on    ; -    ; delay_cnt[13]    ;
; PRESERVE_REGISTER ; on    ; -    ; refresh_time[0]  ;
; PRESERVE_REGISTER ; on    ; -    ; refresh_time[1]  ;
; PRESERVE_REGISTER ; on    ; -    ; refresh_time[2]  ;
; PRESERVE_REGISTER ; on    ; -    ; clk_cnt[0]       ;
; PRESERVE_REGISTER ; on    ; -    ; clk_cnt[1]       ;
; PRESERVE_REGISTER ; on    ; -    ; clk_cnt[2]       ;
; PRESERVE_REGISTER ; on    ; -    ; clk_c

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -