📄 compa.vhd
字号:
library ieee;
use ieee.std_logic_1164.all;
entity compa is
port( q11,q22:in std_logic_vector(7 downto 0);
police:out std_logic
);
end compa;
architecture compare_arc of compa is
begin
process(q11,q22)
begin
if q11=q22 then
police<='0';
else police<='1';
end if;
end process;
end compare_arc;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -