📄 cpu.tan.rpt
字号:
; N/A ; 47.39 MHz ( period = 21.100 ns ) ; present_state.s7 ; sysbus[5] ; clock ; clock ; None ; None ; 19.300 ns ;
; N/A ; 47.39 MHz ( period = 21.100 ns ) ; mem[3][5] ; sysbus[5] ; clock ; clock ; None ; None ; 19.300 ns ;
; N/A ; 47.39 MHz ( period = 21.100 ns ) ; mdr[1] ; sysbus[1] ; clock ; clock ; None ; None ; 19.300 ns ;
; N/A ; 47.39 MHz ( period = 21.100 ns ) ; mem[8][1] ; sysbus[1] ; clock ; clock ; None ; None ; 19.300 ns ;
; N/A ; 47.39 MHz ( period = 21.100 ns ) ; mem[2][1] ; sysbus[1] ; clock ; clock ; None ; None ; 19.300 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mem[8][7] ; mdr_out[7] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; present_state.s3 ; mdr_out[6] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mem[1][6] ; mdr_out[6] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mem[20][5] ; mdr_out[5] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mem[0][4] ; mdr_out[4] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mem[16][3] ; mdr_out[3] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mdr[1] ; mar_out[1] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mar[3] ; mdr[1] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; present_state.s7 ; mar[1] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mar[0] ; mdr[7] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mdr[2] ; z_flag~reg0 ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mem[8][7] ; sysbus[7] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; present_state.s3 ; sysbus[6] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mem[1][6] ; sysbus[6] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mem[20][5] ; sysbus[5] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mem[0][4] ; sysbus[4] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.62 MHz ( period = 21.000 ns ) ; mem[16][3] ; sysbus[3] ; clock ; clock ; None ; None ; 19.200 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; mar[2] ; mdr_out[7] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; mem[3][7] ; mdr_out[7] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; present_state.s7 ; mdr_out[6] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; mem[24][6] ; mdr_out[6] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; mdr[2] ; mdr_out[5] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; present_state.s7 ; mdr_out[4] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; present_state.s0 ; mdr_out[0] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; mem[18][1] ; mdr[1] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; mem[0][5] ; mdr[5] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; mar[2] ; sysbus[7] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; mem[3][7] ; sysbus[7] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; present_state.s7 ; sysbus[6] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; mem[24][6] ; sysbus[6] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; mdr[2] ; sysbus[5] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; present_state.s7 ; sysbus[4] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 47.85 MHz ( period = 20.900 ns ) ; present_state.s0 ; sysbus[0] ; clock ; clock ; None ; None ; 19.100 ns ;
; N/A ; 48.08 MHz ( period = 20.800 ns ) ; mdr[1] ; mdr_out[7] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 48.08 MHz ( period = 20.800 ns ) ; mdr[3] ; mdr_out[7] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 48.08 MHz ( period = 20.800 ns ) ; mar[1] ; mdr_out[6] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 48.08 MHz ( period = 20.800 ns ) ; acc[0] ; mdr_out[3] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 48.08 MHz ( period = 20.800 ns ) ; mem[10][1] ; mdr_out[1] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 48.08 MHz ( period = 20.800 ns ) ; mar[2] ; mdr[2] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 48.08 MHz ( period = 20.800 ns ) ; mar[1] ; mdr[1] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 48.08 MHz ( period = 20.800 ns ) ; mdr[1] ; sysbus[7] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 48.08 MHz ( period = 20.800 ns ) ; mdr[3] ; sysbus[7] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 48.08 MHz ( period = 20.800 ns ) ; mar[1] ; sysbus[6] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 48.08 MHz ( period = 20.800 ns ) ; acc[0] ; sysbus[3] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 48.08 MHz ( period = 20.800 ns ) ; mem[10][1] ; sysbus[1] ; clock ; clock ; None ; None ; 19.000 ns ;
; N/A ; 48.31 MHz ( period = 20.700 ns ) ; mdr[2] ; mdr_out[6] ; clock ; clock ; None ; None ; 18.900 ns ;
; N/A ; 48.31 MHz ( period = 20.700 ns ) ; mdr[2] ; mdr_out[4] ; clock ; clock ; None ; None ; 18.900 ns ;
; N/A ; 48.31 MHz ( period = 20.700 ns ) ; mem[1][4] ; mdr_out[4] ; clock ; clock ; None ; None ; 18.900 ns ;
; N/A ; 48.31 MHz ( period = 20.700 ns ) ; mem[20][3] ; mdr_out[3] ; clock ; clock ; None ; None ; 18.900 ns ;
; N/A ; 48.31 MHz ( period = 20.700 ns ) ; mdr[1] ; z_flag~reg0 ; clock ; clock ; None ; None ; 18.900 ns ;
; N/A ; 48.31 MHz ( period = 20.700 ns ) ; mdr[3] ; z_flag~reg0 ; clock ; clock ; None ; None ; 18.900 ns ;
; N/A ; 48.31 MHz ( period = 20.700 ns ) ; mdr[2] ; sysbus[6] ; clock ; clock ; None ; None ; 18.900 ns ;
; N/A ; 48.31 MHz ( period = 20.700 ns ) ; mdr[2] ; sysbus[4] ; clock ; clock ; None ; None ; 18.900 ns ;
; N/A ; 48.31 MHz ( period = 20.700 ns ) ; mem[1][4] ; sysbus[4] ; clock ; clock ; None ; None ; 18.900 ns ;
; N/A ; 48.31 MHz ( period = 20.700 ns ) ; mem[20][3] ; sysbus[3] ; clock ; clock ; None ; None ; 18.900 ns ;
; N/A ; 48.54 MHz ( period = 20.600 ns ) ; mar[0] ; mdr[2] ; clock ; clock ; None ; None ; 18.800 ns ;
; N/A ; 48.54 MHz ( period = 20.600 ns ) ; present_state.s0 ; mem[9][1] ; clock ; clock ; None ; None ; 18.800 ns ;
; N/A ; 48.54 MHz ( period = 20.600 ns ) ; mdr[1] ; mar[1] ; clock ; clock ; None ; None ; 18.800 ns ;
; N/A ; 48.54 MHz ( period = 20.600 ns ) ; mem[2][5] ; mdr[5] ; clock ; clock ; None ; None ; 18.800 ns ;
; N/A ; 48.54 MHz ( period = 20.600 ns ) ; mdr[1] ; sysbus[5] ; clock ; clock ; None ; None ; 18.800 ns ;
; N/A ; 48.54 MHz ( period = 20.600 ns ) ; mdr[3] ; sysbus[5] ; clock ; clock ; None ; None ; 18.800 ns ;
; N/A ; 48.54 MHz ( period = 20.600 ns ) ; mdr[1] ; sysbus[4] ; clock ; clock ; None ; None ; 18.800 ns ;
; N/A ; 48.54 MHz ( period = 20.600 ns ) ; mdr[0] ; sysbus[3] ; clock ; clock ; None ; None ; 18.800 ns ;
; N/A ; 48.54 MHz ( period = 20.600 ns ) ; present_state.s3 ; sysbus[0] ; clock ; clock ; None ; None ; 18.800 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+------------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+-------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+-------+------------+----------+
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -