addrmux.v

来自「关于FPGA的CPU的设计」· Verilog 代码 · 共 12 行

 module cpu_admux(addr,pc_addr,ir_addr,fetch);
  output [12:0] addr;
  input  [12:0] pc_addr;
  input  [12:0] ir_addr;
  reg    [12:0] addr;
  input fetch;
  always @(fetch)//
  if (!fetch)    
      addr = ir_addr;    
  else
      addr = pc_addr;
 endmodule