seg7led.sta.summary

Verilog HDL源码

------------------------------------------------------------
TimeQuest Timing Analyzer Summary
------------------------------------------------------------

Type  : Slow 1200mV 85C Model Setup 'clk'
Slack : -3.360
TNS   : -124.159

Type  : Slow 1200mV 85C Model Setup 'int_div:inst6|div_out'
Slack : -1.856
TNS   : -20.727

Type  : Slow 1200mV 85C Model Hold 'clk'
Slack : -2.828
TNS   : -2.828

Type  : Slow 1200mV 85C Model Hold 'int_div:inst6|div_out'
Slack : 0.844
TNS   : 0.000

Type  : Slow 1200mV 0C Model Setup 'clk'
Slack : -3.111
TNS   : -112.556

Type  : Slow 1200mV 0C Model Setup 'int_div:inst6|div_out'
Slack : -1.552
TNS   : -16.916

Type  : Slow 1200mV 0C Model Hold 'clk'
Slack : -2.632
TNS   : -2.632

Type  : Slow 1200mV 0C Model Hold 'int_div:inst6|div_out'
Slack : 0.778
TNS   : 0.000

Type  : Fast 1200mV 0C Model Setup 'clk'
Slack : -0.794
TNS   : -25.100

Type  : Fast 1200mV 0C Model Setup 'int_div:inst6|div_out'
Slack : -0.240
TNS   : -1.088

Type  : Fast 1200mV 0C Model Hold 'clk'
Slack : -1.763
TNS   : -1.763

Type  : Fast 1200mV 0C Model Hold 'int_div:inst6|div_out'
Slack : 0.340
TNS   : 0.000

------------------------------------------------------------