⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 decoder.fit.rpt

📁 可以对输入时钟任意分频(整数或小数),带Quartus II 完整项目文件.
💻 RPT
📖 第 1 页 / 共 5 页
字号:
;      - fenpin:inst|i~378        ; 0                 ; ON      ;
; vel[6]                          ;                   ;         ;
;      - fenpin:inst|i~18         ; 0                 ; ON      ;
;      - fenpin:inst|i~25         ; 0                 ; ON      ;
;      - fenpin:inst|i~364        ; 0                 ; ON      ;
;      - fenpin:inst|i~369        ; 0                 ; ON      ;
;      - fenpin:inst|i~374        ; 0                 ; ON      ;
;      - fenpin:inst|i~379        ; 0                 ; ON      ;
; vel[8]                          ;                   ;         ;
;      - fenpin:inst|i~20         ; 1                 ; ON      ;
;      - fenpin:inst|i~27         ; 1                 ; ON      ;
;      - fenpin:inst|i~365        ; 1                 ; ON      ;
;      - fenpin:inst|i~370        ; 1                 ; ON      ;
;      - fenpin:inst|i~375        ; 1                 ; ON      ;
;      - fenpin:inst|i~380        ; 1                 ; ON      ;
; vel[2]                          ;                   ;         ;
;      - fenpin:inst|i~14         ; 1                 ; ON      ;
;      - fenpin:inst|i~21         ; 1                 ; ON      ;
;      - fenpin:inst|i~365        ; 1                 ; ON      ;
;      - fenpin:inst|i~370        ; 1                 ; ON      ;
;      - fenpin:inst|i~375        ; 1                 ; ON      ;
;      - fenpin:inst|i~380        ; 1                 ; ON      ;
; clk                             ;                   ;         ;
;      - switch:inst7|i4~55       ; 0                 ; OFF     ;
; reset                           ;                   ;         ;
+---------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------
; Name                 ; Location     ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+----------------------+--------------+---------+---------------------------+--------+----------------------+------------------+
; fenpin:inst|clk_1    ; LC_X15_Y6_N6 ; 3       ; Clock                     ; no     ; --                   ; --               ;
; fenpin:inst|i105~111 ; LC_X16_Y6_N8 ; 8       ; Sync. clear               ; no     ; --                   ; --               ;
; fenpin:inst|i156~0   ; LC_X17_Y3_N9 ; 8       ; Sync. load                ; no     ; --                   ; --               ;
; reset                ; Pin_17       ; 18      ; Async. clear, Async. load ; yes    ; Global clock         ; GCLK3            ;
; switch:inst7|i4~55   ; LC_X15_Y6_N2 ; 18      ; Clock                     ; yes    ; Global clock         ; GCLK2            ;
; vel[0]               ; Pin_55       ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; vel[1]               ; Pin_57       ; 13      ; Clock enable              ; no     ; --                   ; --               ;
+----------------------+--------------+---------+---------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                           ;
+----------------------------------------------------------------------------------------
; Name               ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------+--------------+---------+----------------------+------------------+
; reset              ; Pin_17       ; 18      ; Global clock         ; GCLK3            ;
; switch:inst7|i4~55 ; LC_X15_Y6_N2 ; 18      ; Global clock         ; GCLK2            ;
+--------------------+--------------+---------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                     ;
+------------------------------------------------------------------------------------------------------
; Name                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------+---------+
; vel[1]                                                                                    ; 13      ;
; fenpin:inst|i156~0                                                                        ; 8       ;
; fenpin:inst|i105~111                                                                      ; 8       ;
; ~GND                                                                                      ; 7       ;
; vel[2]                                                                                    ; 6       ;
; vel[8]                                                                                    ; 6       ;
; vel[6]                                                                                    ; 6       ;
; vel[4]                                                                                    ; 6       ;
; vel[5]                                                                                    ; 6       ;
; vel[3]                                                                                    ; 6       ;
; vel[7]                                                                                    ; 6       ;
; vel[0]                                                                                    ; 6       ;
; fenpin:inst|lpm_counter:count_rtl_0|alt_counter_stratix:wysi_counter|safe_q[0]            ; 5       ;
; fenpin:inst|lpm_counter:count_rtl_0|alt_counter_stratix:wysi_counter|safe_q[1]            ; 5       ;
; fenpin:inst|lpm_counter:count_rtl_0|alt_counter_stratix:wysi_counter|safe_q[2]            ; 5       ;
; fenpin:inst|lpm_counter:count_rtl_0|alt_counter_stratix:wysi_counter|safe_q[3]            ; 5       ;
; fenpin:inst|lpm_counter:count_rtl_0|alt_counter_stratix:wysi_counter|safe_q[4]            ; 5       ;
; fenpin:inst|lpm_counter:count_rtl_0|alt_counter_stratix:wysi_counter|safe_q[5]            ; 5       ;
; fenpin:inst|lpm_counter:count_rtl_0|alt_counter_stratix:wysi_counter|safe_q[6]            ; 5       ;
; fenpin:inst|lpm_counter:count_rtl_0|alt_counter_stratix:wysi_counter|safe_q[7]            ; 5       ;
; fenpin:inst|clk_1                                                                         ; 3       ;
; fenpin:inst|lpm_counter:count_rtl_0|alt_counter_stratix:wysi_counter|counter_cell[4]~COUT ; 3       ;
; fenpin:inst|cnt[7]                                                                        ; 3       ;
; fenpin:inst|cnt[6]                                                                        ; 3       ;
; fenpin:inst|cnt[5]                                                                        ; 3       ;
; fenpin:inst|cnt[4]~COUT                                                                   ; 3       ;
; fenpin:inst|cnt[4]                                                                        ; 3       ;
; fenpin:inst|cnt[3]                                                                        ; 3       ;
; fenpin:inst|cnt[2]                                                                        ; 3       ;
; fenpin:inst|cnt[1]                                                                        ; 3       ;
; fenpin:inst|cnt[0]                                                                        ; 3       ;
; fenpin:inst|i~25COUT                                                                      ; 3       ;
; fenpin:inst|i~17COUT                                                                      ; 3       ;
; fenpin:inst|i~381                                                                         ; 2       ;
; fenpin:inst|i~376                                                                         ; 2       ;
; fenpin:inst|xor_clk~reg0                                                                  ; 2       ;
; fenpin:inst|i~371                                                                         ; 2       ;
; fenpin:inst|i~366                                                                         ; 2       ;
; fenpin:inst|i~361                                                                         ; 2       ;
; fenpin:inst|i~356                                                                         ; 2       ;
; fenpin:inst|clk_t                                                                         ; 2       ;
; clk                                                                                       ; 1       ;
; fenpin:inst|i105~110                                                                      ; 1       ;
; fenpin:inst|i~380                                                                         ; 1       ;
; fenpin:inst|i~379                                                                         ; 1       ;
; fenpin:inst|i~378                                                                         ; 1       ;
; fenpin:inst|i~377                                                                         ; 1       ;
; fenpin:inst|i~375                                                                         ; 1       ;
; fenpin:inst|i~374                                                                         ; 1       ;
; fenpin:inst|i~373                                                                         ; 1       ;
+-------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+-----------------------------------------------------
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 71 / 8,840 ( < 1 % )  ;
; Direct links               ; 40 / 11,506 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 4 / 156 ( 2 % )       ;
; LUT chains                 ; 5 / 2,619 ( < 1 % )   ;
; Local interconnects        ; 121 / 11,506 ( 1 % )  ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 33 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.20) ; Number of LABs  (Total = 10) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 1                            ;
; 2                                          ; 1                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 1                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 3                            ;
; 9                                          ; 0                            ;
; 10                                         ; 4                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.90) ; Number of LABs  (Total = 10) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 3                            ;
; 1 Async. load                      ; 1                            ;
; 1 Clock                            ; 3                            ;
; 1 Clock enable                     ; 2                            ;

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -