ds1307_lcd.tan.rpt

来自「通过IIC总线读写实时时钟DS1307」· RPT 代码 · 共 310 行 · 第 1/5 页

; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; wr_input_n      ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                         ; To                         ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 78.25 MHz ( period = 12.780 ns )                    ; lcd12864:inst|column_cnt[3]  ; lcd12864:inst|data[3]      ; clk        ; clk      ; None                        ; None                      ; 12.528 ns               ;
; N/A                                     ; 78.90 MHz ( period = 12.675 ns )                    ; lcd12864:inst|column_cnt[3]  ; lcd12864:inst|data[5]      ; clk        ; clk      ; None                        ; None                      ; 12.432 ns               ;
; N/A                                     ; 79.38 MHz ( period = 12.597 ns )                    ; lcd12864:inst|column_cnt[3]  ; lcd12864:inst|data[6]      ; clk        ; clk      ; None                        ; None                      ; 12.355 ns               ;
; N/A                                     ; 79.42 MHz ( period = 12.591 ns )                    ; lcd12864:inst|column_cnt[3]  ; lcd12864:inst|data[0]      ; clk        ; clk      ; None                        ; None                      ; 12.349 ns               ;
; N/A                                     ; 80.37 MHz ( period = 12.442 ns )                    ; lcd12864:inst|column_cnt[1]  ; lcd12864:inst|data[3]      ; clk        ; clk      ; None                        ; None                      ; 12.190 ns               ;
; N/A                                     ; 81.06 MHz ( period = 12.337 ns )                    ; lcd12864:inst|column_cnt[1]  ; lcd12864:inst|data[5]      ; clk        ; clk      ; None                        ; None                      ; 12.094 ns               ;
; N/A                                     ; 81.43 MHz ( period = 12.280 ns )                    ; lcd12864:inst|column_cnt[3]  ; lcd12864:inst|data[1]      ; clk        ; clk      ; None                        ; None                      ; 12.010 ns               ;
; N/A                                     ; 81.57 MHz ( period = 12.259 ns )                    ; lcd12864:inst|column_cnt[1]  ; lcd12864:inst|data[6]      ; clk        ; clk      ; None                        ; None                      ; 12.017 ns               ;
; N/A                                     ; 81.61 MHz ( period = 12.253 ns )                    ; lcd12864:inst|column_cnt[1]  ; lcd12864:inst|data[0]      ; clk        ; clk      ; None                        ; None                      ; 12.011 ns               ;
; N/A                                     ; 81.86 MHz ( period = 12.216 ns )                    ; lcd12864:inst|column_cnt[3]  ; lcd12864:inst|data[4]      ; clk        ; clk      ; None                        ; None                      ; 11.964 ns               ;
; N/A                                     ; 82.09 MHz ( period = 12.182 ns )                    ; lcd12864:inst|column_cnt[2]  ; lcd12864:inst|data[3]      ; clk        ; clk      ; None                        ; None                      ; 11.930 ns               ;
; N/A                                     ; 82.80 MHz ( period = 12.077 ns )                    ; lcd12864:inst|column_cnt[2]  ; lcd12864:inst|data[5]      ; clk        ; clk      ; None                        ; None                      ; 11.834 ns               ;
; N/A                                     ; 83.34 MHz ( period = 11.999 ns )                    ; lcd12864:inst|column_cnt[2]  ; lcd12864:inst|data[6]      ; clk        ; clk      ; None                        ; None                      ; 11.757 ns               ;
; N/A                                     ; 83.37 MHz ( period = 11.995 ns )                    ; lcd12864:inst|column_cnt[0]  ; lcd12864:inst|data[3]      ; clk        ; clk      ; None                        ; None                      ; 11.743 ns               ;
; N/A                                     ; 83.38 MHz ( period = 11.993 ns )                    ; lcd12864:inst|column_cnt[2]  ; lcd12864:inst|data[0]      ; clk        ; clk      ; None                        ; None                      ; 11.751 ns               ;
; N/A                                     ; 83.50 MHz ( period = 11.976 ns )                    ; lcd12864:inst|column_cnt[3]  ; lcd12864:inst|data[2]      ; clk        ; clk      ; None                        ; None                      ; 11.706 ns               ;
; N/A                                     ; 83.74 MHz ( period = 11.942 ns )                    ; lcd12864:inst|column_cnt[1]  ; lcd12864:inst|data[1]      ; clk        ; clk      ; None                        ; None                      ; 11.672 ns               ;
; N/A                                     ; 84.10 MHz ( period = 11.890 ns )                    ; lcd12864:inst|column_cnt[0]  ; lcd12864:inst|data[5]      ; clk        ; clk      ; None                        ; None                      ; 11.647 ns               ;
; N/A                                     ; 84.19 MHz ( period = 11.878 ns )                    ; lcd12864:inst|column_cnt[1]  ; lcd12864:inst|data[4]      ; clk        ; clk      ; None                        ; None                      ; 11.626 ns               ;
; N/A                                     ; 84.30 MHz ( period = 11.862 ns )                    ; lcd12864:inst|column_cnt[4]  ; lcd12864:inst|data[3]      ; clk        ; clk      ; None                        ; None                      ; 11.610 ns               ;
; N/A                                     ; 84.66 MHz ( period = 11.812 ns )                    ; lcd12864:inst|column_cnt[0]  ; lcd12864:inst|data[6]      ; clk        ; clk      ; None                        ; None                      ; 11.570 ns               ;
; N/A                                     ; 84.70 MHz ( period = 11.806 ns )                    ; lcd12864:inst|column_cnt[0]  ; lcd12864:inst|data[0]      ; clk        ; clk      ; None                        ; None                      ; 11.564 ns               ;
; N/A                                     ; 85.06 MHz ( period = 11.757 ns )                    ; lcd12864:inst|column_cnt[4]  ; lcd12864:inst|data[5]      ; clk        ; clk      ; None                        ; None                      ; 11.514 ns               ;
; N/A                                     ; 85.60 MHz ( period = 11.682 ns )                    ; lcd12864:inst|column_cnt[2]  ; lcd12864:inst|data[1]      ; clk        ; clk      ; None                        ; None                      ; 11.412 ns               ;
; N/A                                     ; 85.62 MHz ( period = 11.679 ns )                    ; lcd12864:inst|column_cnt[4]  ; lcd12864:inst|data[6]      ; clk        ; clk      ; None                        ; None                      ; 11.437 ns               ;
; N/A                                     ; 85.67 MHz ( period = 11.673 ns )                    ; lcd12864:inst|column_cnt[4]  ; lcd12864:inst|data[0]      ; clk        ; clk      ; None                        ; None                      ; 11.431 ns               ;