ds1307_lcd.map.rpt
来自「通过IIC总线读写实时时钟DS1307」· RPT 代码 · 共 500 行 · 第 1/4 页
RPT
500 行
; PowerPlay Power Optimization ; Normal compilation ; Normal compilation ;
; HDL message level ; Level2 ; Level2 ;
; Suppress Register Optimization Related Messages ; Off ; Off ;
; Number of Removed Registers Reported in Synthesis Report ; 100 ; 100 ;
; Number of Inverted Registers Reported in Synthesis Report ; 100 ; 100 ;
; Clock MUX Protection ; On ; On ;
; Block Design Naming ; Auto ; Auto ;
; SDC constraint protection ; Off ; Off ;
; Synthesis Effort ; Auto ; Auto ;
; Shift Register Replacement - Allow Asynchronous Clear Signal ; On ; On ;
+--------------------------------------------------------------+--------------------+--------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read ;
+----------------------------------+-----------------+------------------------------------+-----------------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type ; File Name with Absolute Path ;
+----------------------------------+-----------------+------------------------------------+-----------------------------------------------------------------------+
; source/DS1307.vhd ; yes ; User VHDL File ; E:/Mywork/EDA/Altera/FPGA/CYCII_VC33/DS1307_LCD/source/DS1307.vhd ;
; source/lcd12864.v ; yes ; User Verilog HDL File ; E:/Mywork/EDA/Altera/FPGA/CYCII_VC33/DS1307_LCD/source/lcd12864.v ;
; source/DS1307_LCD.bdf ; yes ; User Block Diagram/Schematic File ; E:/Mywork/EDA/Altera/FPGA/CYCII_VC33/DS1307_LCD/source/DS1307_LCD.bdf ;
+----------------------------------+-----------------+------------------------------------+-----------------------------------------------------------------------+
+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+---------------------------------------------+-------+
; Resource ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements ; 484 ;
; ; ;
; Total combinational functions ; 484 ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 268 ;
; -- 3 input functions ; 78 ;
; -- <=2 input functions ; 138 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 405 ;
; -- arithmetic mode ; 79 ;
; ; ;
; Total registers ; 172 ;
; -- Dedicated logic registers ; 172 ;
; -- I/O registers ; 0 ;
; ; ;
; I/O pins ; 20 ;
; Maximum fan-out node ; rst_n ;
; Maximum fan-out ; 130 ;
; Total fan-out ; 2161 ;
; Average fan-out ; 3.20 ;
+---------------------------------------------+-------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------+--------------+
; Compilation Hierarchy Node ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------+--------------+
; |DS1307_LCD ; 484 (1) ; 172 (0) ; 0 ; 0 ; 0 ; 0 ; 20 ; 0 ; |DS1307_LCD ; work ;
; |DS1307:inst2| ; 239 (239) ; 105 (105) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |DS1307_LCD|DS1307:inst2 ; work ;
; |lcd12864:inst| ; 244 (244) ; 67 (67) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |DS1307_LCD|lcd12864:inst ; work ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
Encoding Type: One-Hot
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |DS1307_LCD|lcd12864:inst|mstate ;
+-------------------+-------------------+-------------------+-------------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+----------------+----------------+----------------+-------------------+-------------------+-------------------+-------------+--------------+
; Name ; mstate.dispchar_c ; mstate.dispchar_b ; mstate.dispchar_a ; mstate.setcol_c ; mstate.setcol_b ; mstate.setcol_a ; mstate.setrow_c ; mstate.setrow_b ; mstate.setrow_a ; mstate.clr_dat_c ; mstate.clr_dat_b ; mstate.clr_dat_a ; mstate.clr_stc_c ; mstate.clr_stc_b ; mstate.clr_stc_a ; mstate.clr_str_c ; mstate.clr_str_b ; mstate.clr_str_a ; mstate.lcdon_c ; mstate.lcdon_b ; mstate.lcdon_a ; mstate.setstrow_c ; mstate.setstrow_b ; mstate.setstrow_a ; mstate.idle ; mstate.delay ;
+-------------------+-------------------+-------------------+-------------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+----------------+----------------+----------------+-------------------+-------------------+-------------------+-------------+--------------+
; mstate.idle ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; mstate.setstrow_a ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 1 ; 0 ;
; mstate.setstrow_b ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 1 ; 0 ;
; mstate.setstrow_c ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 1 ; 0 ;
; mstate.lcdon_a ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.lcdon_b ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.lcdon_c ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.clr_str_a ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.clr_str_b ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.clr_str_c ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.clr_stc_a ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.clr_stc_b ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.clr_stc_c ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.clr_dat_a ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.clr_dat_b ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.clr_dat_c ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.setrow_a ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.setrow_b ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.setrow_c ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.setcol_a ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.setcol_b ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.setcol_c ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.dispchar_a ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.dispchar_b ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.dispchar_c ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 0 ;
; mstate.delay ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 ; 1 ;
+-------------------+-------------------+-------------------+-------------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+----------------+----------------+----------------+-------------------+-------------------+-------------------+-------------+--------------+
+------------------------------------------------------------------------------------+
; Registers Removed During Synthesis ;
+----------------------------------------+-------------------------------------------+
; Register name ; Reason for Removal ;
+----------------------------------------+-------------------------------------------+
; DS1307:inst2|addr_rd[2..7] ; Stuck at GND due to stuck port data_in ;
; DS1307:inst2|addr_wr[2..7] ; Stuck at GND due to stuck port data_in ;
; DS1307:inst2|data_buf[1..3,5..7] ; Stuck at GND due to stuck port data_in ;
; DS1307:inst2|cnt_div[0] ; Merged with lcd12864:inst|div_cnt[0] ;
; DS1307:inst2|data_buf[0] ; Merged with DS1307:inst2|data_buf[4] ;
; DS1307:inst2|writeData_reg[1..3,5..6] ; Merged with DS1307:inst2|writeData_reg[7] ;
; DS1307:inst2|cnt_div[1] ; Merged with lcd12864:inst|div_cnt[1] ;
; DS1307:inst2|writeData_reg[0] ; Merged with DS1307:inst2|writeData_reg[4] ;
; DS1307:inst2|cnt_div[2] ; Merged with lcd12864:inst|div_cnt[2] ;
; DS1307:inst2|cnt_div[3] ; Merged with lcd12864:inst|div_cnt[3] ;
; DS1307:inst2|cnt_div[4] ; Merged with lcd12864:inst|div_cnt[4] ;
; DS1307:inst2|cnt_div[5] ; Merged with lcd12864:inst|div_cnt[5] ;
; DS1307:inst2|cnt_div[6] ; Merged with lcd12864:inst|div_cnt[6] ;
; DS1307:inst2|writeData_reg[7] ; Stuck at GND due to stuck port data_in ;
; DS1307:inst2|data_buf[4] ; Stuck at VCC due to stuck port data_in ;
; DS1307:inst2|writeData_reg[4] ; Stuck at VCC due to stuck port data_in ;
; lcd12864:inst|mstate~26 ; Lost fanout ;
; lcd12864:inst|mstate~27 ; Lost fanout ;
; lcd12864:inst|mstate~28 ; Lost fanout ;
; lcd12864:inst|mstate~29 ; Lost fanout ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?