📄 frq.vhd
字号:
--------- 电子系 学号:J02301 姓名:张宗旺----library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all;entity FRQ_DIV is port( RST: in std_logic; CLK: in std_logic; OUT_CLK: out std_logic );end FRQ_DIV;architecture ALG of FRQ_DIV isbegin process(CLK,RST) variable COUNTER:integer range 0 to 20000000; begin if RST='0' then OUT_CLK<='0'; else if CLK'event and CLK='1' then if COUNTER=19999999 then OUT_CLK<='1'; COUNTER:=0; else COUNTER:=COUNTER+1; OUT_CLK<='0'; end if; end if; end if; end process;end ALG;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -