📄 vhdl5.hier_info
字号:
|vhdl5
CLK => DATAOUT~reg0.CLK
CLK => REG8[0].CLK
LOAD => REG8[0].ALOAD
LOAD => DATAOUT~reg0.ENA
DATAIN[0] => REG8[0].ADATA
DATAIN[1] => ~NO_FANOUT~
DATAIN[2] => ~NO_FANOUT~
DATAIN[3] => ~NO_FANOUT~
DATAIN[4] => ~NO_FANOUT~
DATAIN[5] => ~NO_FANOUT~
DATAIN[6] => ~NO_FANOUT~
DATAIN[7] => REG8[0].DATAIN
DATAOUT <= DATAOUT~reg0.DB_MAX_OUTPUT_PORT_TYPE
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -