vhdl5.hier_info

程序提供了一种简单高效的并入串出寄存器的算法

|vhdl5
CLK => DATAOUT~reg0.CLK
CLK => REG8[0].CLK
LOAD => REG8[0].ALOAD
LOAD => DATAOUT~reg0.ENA
DATAIN[0] => REG8[0].ADATA
DATAIN[1] => ~NO_FANOUT~
DATAIN[2] => ~NO_FANOUT~
DATAIN[3] => ~NO_FANOUT~
DATAIN[4] => ~NO_FANOUT~
DATAIN[5] => ~NO_FANOUT~
DATAIN[6] => ~NO_FANOUT~
DATAIN[7] => REG8[0].DATAIN
DATAOUT <= DATAOUT~reg0.DB_MAX_OUTPUT_PORT_TYPE