📄 clock_unit .v
字号:
module Clock_Unit (clock);output clock; reg clock;parameter delay = 0;parameter half_cycle = 10;initial begin#delay clock = 0;forever #half_cycle clock = ~clock;endendmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -