_primary.vhd

来自「RISC状态机由三个功能单元构成：处理器、控制器和存储器。 RISC状态机经优」· VHDL 代码 · 共 8 行

library verilog;
use verilog.vl_types.all;
entity test_RISC_SPM is
    generic(
        word_size       : integer := 16
    );
end test_RISC_SPM;