📄 rcvr.tan.rpt
字号:
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Perform Multicorner Analysis ; Off ; ; ; ;
; Reports the worst-case path for each clock domain and analysis ; Off ; ; ; ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; wrn ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 100.08 MHz ( period = 9.992 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rsr[7] ; clk ; clk ; None ; None ; 4.287 ns ;
; N/A ; 100.08 MHz ( period = 9.992 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rsr[6] ; clk ; clk ; None ; None ; 4.287 ns ;
; N/A ; 100.44 MHz ( period = 9.956 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rsr[5] ; clk ; clk ; None ; None ; 4.269 ns ;
; N/A ; 100.44 MHz ( period = 9.956 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rsr[4] ; clk ; clk ; None ; None ; 4.269 ns ;
; N/A ; 100.44 MHz ( period = 9.956 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rsr[3] ; clk ; clk ; None ; None ; 4.269 ns ;
; N/A ; 100.44 MHz ( period = 9.956 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rsr[2] ; clk ; clk ; None ; None ; 4.269 ns ;
; N/A ; 100.44 MHz ( period = 9.956 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rsr[1] ; clk ; clk ; None ; None ; 4.269 ns ;
; N/A ; 100.44 MHz ( period = 9.956 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rsr[0] ; clk ; clk ; None ; None ; 4.269 ns ;
; N/A ; 100.68 MHz ( period = 9.932 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rbr[4] ; clk ; clk ; None ; None ; 4.257 ns ;
; N/A ; 100.68 MHz ( period = 9.932 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rbr[3] ; clk ; clk ; None ; None ; 4.257 ns ;
; N/A ; 100.68 MHz ( period = 9.932 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rbr[1] ; clk ; clk ; None ; None ; 4.257 ns ;
; N/A ; 100.68 MHz ( period = 9.932 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rbr[0] ; clk ; clk ; None ; None ; 4.257 ns ;
; N/A ; 105.60 MHz ( period = 9.470 ns ) ; rcvr:inst|no_bits_rcvd[2] ; rcvr:inst|rsr[7] ; clk ; clk ; None ; None ; 4.026 ns ;
; N/A ; 105.60 MHz ( period = 9.470 ns ) ; rcvr:inst|no_bits_rcvd[2] ; rcvr:inst|rsr[6] ; clk ; clk ; None ; None ; 4.026 ns ;
; N/A ; 106.00 MHz ( period = 9.434 ns ) ; rcvr:inst|no_bits_rcvd[2] ; rcvr:inst|rsr[5] ; clk ; clk ; None ; None ; 4.008 ns ;
; N/A ; 106.00 MHz ( period = 9.434 ns ) ; rcvr:inst|no_bits_rcvd[2] ; rcvr:inst|rsr[4] ; clk ; clk ; None ; None ; 4.008 ns ;
; N/A ; 106.00 MHz ( period = 9.434 ns ) ; rcvr:inst|no_bits_rcvd[2] ; rcvr:inst|rsr[3] ; clk ; clk ; None ; None ; 4.008 ns ;
; N/A ; 106.00 MHz ( period = 9.434 ns ) ; rcvr:inst|no_bits_rcvd[2] ; rcvr:inst|rsr[2] ; clk ; clk ; None ; None ; 4.008 ns ;
; N/A ; 106.00 MHz ( period = 9.434 ns ) ; rcvr:inst|no_bits_rcvd[2] ; rcvr:inst|rsr[1] ; clk ; clk ; None ; None ; 4.008 ns ;
; N/A ; 106.00 MHz ( period = 9.434 ns ) ; rcvr:inst|no_bits_rcvd[2] ; rcvr:inst|rsr[0] ; clk ; clk ; None ; None ; 4.008 ns ;
; N/A ; 106.04 MHz ( period = 9.430 ns ) ; rcvr:inst|no_bits_rcvd[2] ; rcvr:inst|rbr[4] ; clk ; clk ; None ; None ; 4.006 ns ;
; N/A ; 106.04 MHz ( period = 9.430 ns ) ; rcvr:inst|no_bits_rcvd[2] ; rcvr:inst|rbr[3] ; clk ; clk ; None ; None ; 4.006 ns ;
; N/A ; 106.04 MHz ( period = 9.430 ns ) ; rcvr:inst|no_bits_rcvd[2] ; rcvr:inst|rbr[1] ; clk ; clk ; None ; None ; 4.006 ns ;
; N/A ; 106.04 MHz ( period = 9.430 ns ) ; rcvr:inst|no_bits_rcvd[2] ; rcvr:inst|rbr[0] ; clk ; clk ; None ; None ; 4.006 ns ;
; N/A ; 107.32 MHz ( period = 9.318 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rbr[7] ; clk ; clk ; None ; None ; 3.950 ns ;
; N/A ; 107.32 MHz ( period = 9.318 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rbr[6] ; clk ; clk ; None ; None ; 3.950 ns ;
; N/A ; 107.32 MHz ( period = 9.318 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rbr[5] ; clk ; clk ; None ; None ; 3.950 ns ;
; N/A ; 107.32 MHz ( period = 9.318 ns ) ; rcvr:inst|no_bits_rcvd[1] ; rcvr:inst|rbr[2] ; clk ; clk ; None ; None ; 3.950 ns ;
; N/A ; 107.78 MHz ( period = 9.278 ns ) ; rcvr:inst|no_bits_rcvd[0] ; rcvr:inst|rsr[7] ; clk ; clk ; None ; None ; 3.930 ns ;
; N/A ; 107.78 MHz ( period = 9.278 ns ) ; rcvr:inst|no_bits_rcvd[0] ; rcvr:inst|rsr[6] ; clk ; clk ; None ; None ; 3.930 ns ;
; N/A ; 107.94 MHz ( period = 9.264 ns ) ; rcvr:inst|no_bits_rcvd[0] ; rcvr:inst|rbr[4] ; clk ; clk ; None ; None ; 3.923 ns ;
; N/A ; 107.94 MHz ( period = 9.264 ns ) ; rcvr:inst|no_bits_rcvd[0] ; rcvr:inst|rbr[3] ; clk ; clk ; None ; None ; 3.923 ns ;
; N/A ; 107.94 MHz ( period = 9.264 ns ) ; rcvr:inst|no_bits_rcvd[0] ; rcvr:inst|rbr[1] ; clk ; clk ; None ; None ; 3.923 ns ;
; N/A ; 107.94 MHz ( period = 9.264 ns ) ; rcvr:inst|no_bits_rcvd[0] ; rcvr:inst|rbr[0] ; clk ; clk ; None ; None ; 3.923 ns ;
; N/A ; 108.20 MHz ( period = 9.242 ns ) ; rcvr:inst|no_bits_rcvd[0] ; rcvr:inst|rsr[5] ; clk ; clk ; None ; None ; 3.912 ns ;
; N/A ; 108.20 MHz ( period = 9.242 ns ) ; rcvr:inst|no_bits_rcvd[0] ; rcvr:inst|rsr[4] ; clk ; clk ; None ; None ; 3.912 ns ;
; N/A ; 108.20 MHz ( period = 9.242 ns ) ; rcvr:inst|no_bits_rcvd[0] ; rcvr:inst|rsr[3] ; clk ; clk ; None ; None ; 3.912 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -