📄 i2c_altera.fit.rpt
字号:
; Enable INIT_DONE output ; Off ;
; Configuration scheme ; Passive Serial ;
; Error detection CRC ; Off ;
; Reserve all unused pins ; As input tri-stated ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+---------------------+
+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/code/EP2C20/vbuffer1/I2C_ALTERA.fit.eqn.
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/code/EP2C20/vbuffer1/I2C_ALTERA.pin.
+-----------------------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+-------------------------------------+
; Resource ; Usage ;
+---------------------------------------------+-------------------------------------+
; Total logic elements ; 473 / 18,752 ( 2 % ) ;
; -- Combinational with no register ; 97 ;
; -- Register only ; 89 ;
; -- Combinational with a register ; 287 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 160 ;
; -- 3 input functions ; 66 ;
; -- <=2 input functions ; 158 ;
; -- Register only ; 89 ;
; -- Combinational cells for routing ; 69 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 291 ;
; -- arithmetic mode ; 93 ;
; ; ;
; Total registers ; 376 / 18,752 ( 2 % ) ;
; Total LABs ; 54 / 1,172 ( 4 % ) ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 19 / 315 ( 6 % ) ;
; -- Clock pins ; 2 / 8 ( 25 % ) ;
; Global signals ; 13 ;
; M4Ks ; 4 / 52 ( 7 % ) ;
; Total memory bits ; 10,240 / 239,616 ( 4 % ) ;
; Total RAM block bits ; 18,432 / 239,616 ( 7 % ) ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % ) ;
; Global clocks ; 13 / 16 ( 81 % ) ;
; Maximum fan-out node ; altera_internal_jtag~TCKUTAPclkctrl ;
; Maximum fan-out ; 173 ;
; Total fan-out ; 2604 ;
; Average fan-out ; 2.99 ;
+---------------------------------------------+-------------------------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; PCLK ; A12 ; 4 ; 24 ; 27 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PDATA[0] ; A3 ; 3 ; 1 ; 27 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PDATA[1] ; C3 ; 2 ; 0 ; 25 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PDATA[2] ; C1 ; 2 ; 0 ; 23 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PDATA[3] ; C2 ; 2 ; 0 ; 23 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PDATA[4] ; D1 ; 2 ; 0 ; 22 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PDATA[5] ; D2 ; 2 ; 0 ; 22 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PDATA[6] ; E1 ; 2 ; 0 ; 20 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; PDATA[7] ; E2 ; 2 ; 0 ; 20 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; RST ; AA3 ; 8 ; 1 ; 0 ; 3 ; 30 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; SYSCLK ; W12 ; 7 ; 26 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; VD_HS ; W14 ; 7 ; 35 ; 0 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; VD_VS ; A4 ; 3 ; 1 ; 27 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; LEDG[0] ; A20 ; 4 ; 48 ; 27 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; LEDG[1] ; A17 ; 4 ; 37 ; 27 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; LEDG[2] ; A15 ; 4 ; 33 ; 27 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; LEDG[3] ; A11 ; 3 ; 22 ; 27 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; SCL ; D3 ; 2 ; 0 ; 25 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
; SDA ; E3 ; 2 ; 0 ; 24 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; LVTTL ; 24mA ; Off ; User ; 0 pF ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
+-----------------------------------------------------------+
; I/O Bank Usage ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1 ; 0 / 41 ( 0 % ) ; 3.3V ; -- ;
; 2 ; 9 / 33 ( 27 % ) ; 3.3V ; -- ;
; 3 ; 3 / 43 ( 6 % ) ; 3.3V ; -- ;
; 4 ; 4 / 40 ( 10 % ) ; 3.3V ; -- ;
; 5 ; 0 / 39 ( 0 % ) ; 3.3V ; -- ;
; 6 ; 0 / 36 ( 0 % ) ; 3.3V ; -- ;
; 7 ; 2 / 40 ( 5 % ) ; 3.3V ; -- ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -