traffic.tan.rpt

来自「利用vhdl编写的模拟交通灯的程序」· RPT 代码 · 共 330 行 · 第 1/5 页

; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; q[8]                                                          ; q[8]                                                          ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; Count[0]                                                      ; Count[0]                                                      ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; State[0]                                                      ; Block_B                                                       ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; State[0]                                                      ; Strait_B                                                      ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; State[0]                                                      ; Turn_B                                                        ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; Clock_4Hz                                                     ; Clock_4Hz                                                     ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; Count_1Hz[0]                                                  ; Count_1Hz[0]                                                  ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; Count_1Hz[1]                                                  ; Count_1Hz[1]                                                  ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; Count[2]                                                      ; Count[2]                                                      ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; Count_Down[1]                                                 ; Count_Down[1]                                                 ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; Count_Down[0]                                                 ; Count_Down[0]                                                 ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; Count[1]                                                      ; Count[1]                                                      ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; Clock_1Hz                                                     ; Clock_1Hz                                                     ; Clock      ; Clock    ; None                        ; None                      ; None                    ;
+-------+------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------+
; tsu                                                                           ;
+-------+--------------+------------+-------+------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                     ; To Clock ;
+-------+--------------+------------+-------+------------------------+----------+
; N/A   ; None         ; 8.382 ns   ; Reset ; q[9]                   ; Clock    ;
; N/A   ; None         ; 8.358 ns   ; Reset ; q[12]                  ; Clock    ;
; N/A   ; None         ; 8.316 ns   ; Reset ; q[8]                   ; Clock    ;
; N/A   ; None         ; 8.254 ns   ; Reset ; Count[2]               ; Clock    ;
; N/A   ; None         ; 8.245 ns   ; Reset ; q[10]                  ; Clock    ;
; N/A   ; None         ; 8.245 ns   ; Reset ; q[7]                   ; Clock    ;
; N/A   ; None         ; 8.213 ns   ; Reset ; q[11]                  ; Clock    ;
; N/A   ; None         ; 7.479 ns   ; Reset ; Count[1]               ; Clock    ;
; N/A   ; None         ; 7.463 ns   ; Reset ; q[13]                  ; Clock    ;
; N/A   ; None         ; 7.158 ns   ; Reset ; q[3]                   ; Clock    ;
; N/A   ; None         ; 7.151 ns   ; Reset ; q[2]                   ; Clock    ;
; N/A   ; None         ; 7.151 ns   ; Reset ; q[1]                   ; Clock    ;
; N/A   ; None         ; 6.954 ns   ; Reset ; Count[0]               ; Clock    ;
; N/A   ; None         ; 6.854 ns   ; Reset ; q[6]                   ; Clock    ;
; N/A   ; None         ; 6.854 ns   ; Reset ; q[5]                   ; Clock    ;
; N/A   ; None         ; 6.854 ns   ; Reset ; q[4]                   ; Clock    ;
; N/A   ; None         ; 6.823 ns   ; Reset ; q[0]                   ; Clock    ;
; N/A   ; None         ; -1.110 ns  ; Reset ; Count_Down_LCD[2]~reg0 ; Clock    ;
; N/A   ; None         ; -1.551 ns  ; Reset ; Count_Down_LCD[6]~reg0 ; Clock    ;
; N/A   ; None         ; -1.552 ns  ; Reset ; Count_Down_LCD[0]~reg0 ; Clock    ;
; N/A   ; None         ; -1.554 ns  ; Reset ; Count_Down_LCD[4]~reg0 ; Clock    ;
; N/A   ; None         ; -1.554 ns  ; Reset ; Count_Down_LCD[3]~reg0 ; Clock    ;
; N/A   ; None         ; -1.555 ns  ; Reset ; Count_Down_LCD[1]~reg0 ; Clock    ;
; N/A   ; None         ; -1.557 ns  ; Reset ; Count_Down_LCD[5]~reg0 ; Clock    ;
; N/A   ; None         ; -1.899 ns  ; Reset ; Count_Down[2]          ; Clock    ;
; N/A   ; None         ; -1.905 ns  ; Reset ; Count_Down[1]          ; Clock    ;
; N/A   ; None         ; -2.227 ns  ; Reset ; Blink                  ; Clock    ;
; N/A   ; None         ; -2.666 ns  ; Reset ; Count_Down[0]          ; Clock    ;
; N/A   ; None         ; -2.715 ns  ; Reset ; State[1]               ; Clock    ;
; N/A   ; None         ; -2.717 ns  ; Reset ; Block_B                ; Clock    ;
; N/A   ; None         ; -2.719 ns  ; Reset ; Strait_B               ; Clock    ;
; N/A   ; None         ; -2.722 ns  ; Reset ; Turn_B                 ; Clock    ;
; N/A   ; None         ; -2.725 ns  ; Reset ; Turn_A                 ; Clock    ;
; N/A   ; None         ; -2.726 ns  ; Reset ; Strait_A               ; Clock    ;
; N/A   ; None         ; -2.726 ns  ; Reset ; Block_A                ; Clock    ;
; N/A   ; None         ; -2.727 ns  ; Reset ; State[0]               ; Clock    ;
+-------+--------------+------------+-------+------------------------+----------+


+---------------------------------------------------------------------------------------------+
; tco                                                                                         ;
+-------+--------------+------------+------------------------+-------------------+------------+
; Slack ; Required tco ; Actual tco ; From                   ; To                ; From Clock ;
+-------+--------------+------------+------------------------+-------------------+------------+
; N/A   ; None         ; 20.821 ns  ; B