📄 seg7led.sim.rpt
字号:
; |segmain|lpm_add_sub:Add0|addcore:adder|_~75 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~75 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~98 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~98 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~99 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~99 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~100 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~100 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~101 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~101 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~102 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~102 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~103 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~103 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~104 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~104 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~105 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~105 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~106 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~106 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~107 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~107 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~108 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~108 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~109 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~109 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~110 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~110 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~111 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~111 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~134 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~134 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~135 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~135 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~136 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~136 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~137 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~137 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~138 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~138 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~139 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~139 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~140 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~140 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~141 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~141 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~142 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~142 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~143 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~143 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~144 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~144 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~145 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~145 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~146 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~146 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~147 ; |segmain|lpm_add_sub:Add0|addcore:adder|_~147 ; out0 ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[14] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[14] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[13] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[13] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[13] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[13] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[12] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[12] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[12] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[12] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[11] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[11] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[11] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[11] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[10] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[10] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[10] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[10] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[9] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[9] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[9] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[9] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[8] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[8] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[7] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[6] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[5] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[4] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[3] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0] ; cout ;
; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |segmain|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+---------------------------------------------------------------+---------------------------------------------------------------+------------------+
; |segmain|WideOr2 ; |segmain|WideOr2 ; out0 ;
; |segmain|reset_n ; |segmain|reset_n ; out ;
; |segmain|datain[0] ; |segmain|datain[0] ; out ;
; |segmain|datain[1] ; |segmain|datain[1] ; out ;
; |segmain|datain[2] ; |segmain|datain[2] ; out ;
; |segmain|datain[3] ; |segmain|datain[3] ; out ;
; |segmain|datain[4] ; |segmain|datain[4] ; out ;
; |segmain|datain[5] ; |segmain|datain[5] ; out ;
; |segmain|datain[6] ; |segmain|datain[6] ; out ;
; |segmain|datain[7] ; |segmain|datain[7] ; out ;
; |segmain|datain[8] ; |segmain|datain[8] ; out ;
; |segmain|datain[9] ; |segmain|datain[9] ; out ;
; |segmain|datain[10] ; |segmain|datain[10] ; out ;
; |segmain|datain[11] ; |segmain|datain[11] ; out ;
; |segmain|datain[12] ; |segmain|datain[12] ; out ;
; |segmain|datain[13] ; |segmain|datain[13] ; out ;
; |segmain|datain[14] ; |segmain|datain[14] ; out ;
; |segmain|datain[15] ; |segmain|datain[15] ; out ;
; |segmain|seg_data[4] ; |segmain|seg_data[4] ; pin_out ;
; |segmain|seg_data[7] ; |segmain|seg_data[7] ; pin_out ;
; |segmain|Decoder1~33 ; |segmain|Decoder1~33 ; out ;
; |segmain|Decoder1~34 ; |segmain|Decoder1~34 ; out ;
; |segmain|Decoder1~35 ; |segmain|Decoder1~35 ; out ;
; |segmain|Decoder1~36 ; |segmain|Decoder1~36 ; out ;
; |segmain|Decoder1~37 ; |segmain|Decoder1~37 ; out ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -