seg7led.sim.rpt

Verilog 经典实例

; |segmain|lpm_mux:Mux2|mux_cfc:auto_generated|result_node[0]~1                 ; |segmain|lpm_mux:Mux2|mux_cfc:auto_generated|result_node[0]~1                 ; out0             ;
; |segmain|lpm_mux:Mux2|mux_cfc:auto_generated|result_node[0]                   ; |segmain|lpm_mux:Mux2|mux_cfc:auto_generated|result_node[0]                   ; out0             ;
; |segmain|lpm_mux:Mux2|mux_cfc:auto_generated|_~4                              ; |segmain|lpm_mux:Mux2|mux_cfc:auto_generated|_~4                              ; out0             ;
; |segmain|lpm_mux:Mux2|mux_cfc:auto_generated|_~6                              ; |segmain|lpm_mux:Mux2|mux_cfc:auto_generated|_~6                              ; out0             ;
; |segmain|lpm_mux:Mux2|mux_cfc:auto_generated|w_result19w~1                    ; |segmain|lpm_mux:Mux2|mux_cfc:auto_generated|w_result19w~1                    ; out0             ;
; |segmain|lpm_mux:Mux2|mux_cfc:auto_generated|w_result19w                      ; |segmain|lpm_mux:Mux2|mux_cfc:auto_generated|w_result19w                      ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~0                              ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~0                              ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~1                              ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~1                              ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|result_node[0]~0                 ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|result_node[0]~0                 ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~2                              ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~2                              ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~3                              ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~3                              ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|result_node[0]~1                 ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|result_node[0]~1                 ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|result_node[0]                   ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|result_node[0]                   ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~4                              ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~4                              ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~5                              ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~5                              ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~6                              ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~6                              ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|w_result19w~0                    ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|w_result19w~0                    ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~7                              ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|_~7                              ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|w_result19w~1                    ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|w_result19w~1                    ; out0             ;
; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|w_result19w                      ; |segmain|lpm_mux:Mux1|mux_cfc:auto_generated|w_result19w                      ; out0             ;
; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|_~0                              ; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|_~0                              ; out0             ;
; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|_~1                              ; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|_~1                              ; out0             ;
; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|result_node[0]~0                 ; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|result_node[0]~0                 ; out0             ;
; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|_~2                              ; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|_~2                              ; out0             ;
; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|result_node[0]~1                 ; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|result_node[0]~1                 ; out0             ;
; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|result_node[0]                   ; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|result_node[0]                   ; out0             ;
; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|_~4                              ; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|_~4                              ; out0             ;
; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|_~5                              ; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|_~5                              ; out0             ;
; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|_~6                              ; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|_~6                              ; out0             ;
; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|w_result19w~0                    ; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|w_result19w~0                    ; out0             ;
; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|w_result19w~1                    ; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|w_result19w~1                    ; out0             ;
; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|w_result19w                      ; |segmain|lpm_mux:Mux0|mux_cfc:auto_generated|w_result19w                      ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[0]                                      ; |segmain|lpm_add_sub:Add0|result_node[0]                                      ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[1]                                      ; |segmain|lpm_add_sub:Add0|result_node[1]                                      ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[2]                                      ; |segmain|lpm_add_sub:Add0|result_node[2]                                      ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[3]                                      ; |segmain|lpm_add_sub:Add0|result_node[3]                                      ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[4]                                      ; |segmain|lpm_add_sub:Add0|result_node[4]                                      ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[5]                                      ; |segmain|lpm_add_sub:Add0|result_node[5]                                      ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[6]                                      ; |segmain|lpm_add_sub:Add0|result_node[6]                                      ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[7]                                      ; |segmain|lpm_add_sub:Add0|result_node[7]                                      ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[8]                                      ; |segmain|lpm_add_sub:Add0|result_node[8]                                      ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[9]                                      ; |segmain|lpm_add_sub:Add0|result_node[9]                                      ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[10]                                     ; |segmain|lpm_add_sub:Add0|result_node[10]                                     ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[11]                                     ; |segmain|lpm_add_sub:Add0|result_node[11]                                     ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[12]                                     ; |segmain|lpm_add_sub:Add0|result_node[12]                                     ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[13]                                     ; |segmain|lpm_add_sub:Add0|result_node[13]                                     ; out0             ;
; |segmain|lpm_add_sub:Add0|result_node[14]                                     ; |segmain|lpm_add_sub:Add0|result_node[14]                                     ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                   ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                     ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~0                                   ; |segmain|lpm_add_sub:Add0|addcore:adder|_~0                                   ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~3                                   ; |segmain|lpm_add_sub:Add0|addcore:adder|_~3                                   ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[14]~23                 ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[14]~23                 ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[13]~24                 ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[13]~24                 ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[12]~25                 ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[12]~25                 ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[11]~26                 ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[11]~26                 ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10]~27                 ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10]~27                 ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9]~28                  ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9]~28                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~29                  ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]~29                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~30                  ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~30                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~31                  ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~31                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]~32                  ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]~32                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]~33                  ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]~33                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~34                  ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~34                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~35                  ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~35                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~36                  ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~36                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[14]                    ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[14]                    ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[13]                    ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[13]                    ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[12]                    ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[12]                    ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[11]                    ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[11]                    ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10]                    ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10]                    ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9]                     ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9]                     ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]                     ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8]                     ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                     ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                     ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]                     ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]                     ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]                     ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]                     ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]                     ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]                     ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                     ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                     ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                     ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                     ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                     ; |segmain|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~62                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~62                                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~63                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~63                                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~64                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~64                                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~65                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~65                                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~66                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~66                                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~67                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~67                                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~68                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~68                                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~69                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~69                                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~70                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~70                                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~71                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~71                                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~72                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~72                                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~73                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~73                                  ; out0             ;
; |segmain|lpm_add_sub:Add0|addcore:adder|_~74                                  ; |segmain|lpm_add_sub:Add0|addcore:adder|_~74                                  ; out0             ;