seg7led.tan.rpt

Verilog 经典实例

; Report Combined Fast/Slow Timing                               ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                          ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                        ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                               ; Off                ;      ;    ;             ;
; Enable Clock Latency                                           ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node          ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                          ; 10                 ;      ;    ;             ;
; Number of paths to report                                      ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                   ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                         ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                     ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                   ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis ; Off                ;      ;    ;             ;
+----------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                      ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 161.76 MHz ( period = 6.182 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[5]  ; clk        ; clk      ; None                        ; None                      ; 5.921 ns                ;
; N/A                                     ; 161.76 MHz ( period = 6.182 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[0]  ; clk        ; clk      ; None                        ; None                      ; 5.921 ns                ;
; N/A                                     ; 161.76 MHz ( period = 6.182 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[4]  ; clk        ; clk      ; None                        ; None                      ; 5.921 ns                ;
; N/A                                     ; 161.76 MHz ( period = 6.182 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[3]  ; clk        ; clk      ; None                        ; None                      ; 5.921 ns                ;
; N/A                                     ; 161.76 MHz ( period = 6.182 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[2]  ; clk        ; clk      ; None                        ; None                      ; 5.921 ns                ;
; N/A                                     ; 161.76 MHz ( period = 6.182 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[1]  ; clk        ; clk      ; None                        ; None                      ; 5.921 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; int_div:inst6|clk_div[28] ; int_div:inst6|clk_div[5]  ; clk        ; clk      ; None                        ; None                      ; 5.902 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; int_div:inst6|clk_div[28] ; int_div:inst6|clk_div[0]  ; clk        ; clk      ; None                        ; None                      ; 5.902 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; int_div:inst6|clk_div[28] ; int_div:inst6|clk_div[4]  ; clk        ; clk      ; None                        ; None                      ; 5.902 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; int_div:inst6|clk_div[28] ; int_div:inst6|clk_div[3]  ; clk        ; clk      ; None                        ; None                      ; 5.902 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; int_div:inst6|clk_div[28] ; int_div:inst6|clk_div[2]  ; clk        ; clk      ; None                        ; None                      ; 5.902 ns                ;
; N/A                                     ; 162.26 MHz ( period = 6.163 ns )                    ; int_div:inst6|clk_div[28] ; int_div:inst6|clk_div[1]  ; clk        ; clk      ; None                        ; None                      ; 5.902 ns                ;
; N/A                                     ; 162.34 MHz ( period = 6.160 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[26] ; clk        ; clk      ; None                        ; None                      ; 5.899 ns                ;
; N/A                                     ; 162.34 MHz ( period = 6.160 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[27] ; clk        ; clk      ; None                        ; None                      ; 5.899 ns                ;
; N/A                                     ; 162.34 MHz ( period = 6.160 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[28] ; clk        ; clk      ; None                        ; None                      ; 5.899 ns                ;
; N/A                                     ; 162.34 MHz ( period = 6.160 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[29] ; clk        ; clk      ; None                        ; None                      ; 5.899 ns                ;
; N/A                                     ; 162.34 MHz ( period = 6.160 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[30] ; clk        ; clk      ; None                        ; None                      ; 5.899 ns                ;
; N/A                                     ; 162.34 MHz ( period = 6.160 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[31] ; clk        ; clk      ; None                        ; None                      ; 5.899 ns                ;
; N/A                                     ; 162.68 MHz ( period = 6.147 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[21] ; clk        ; clk      ; None                        ; None                      ; 5.886 ns                ;
; N/A                                     ; 162.68 MHz ( period = 6.147 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[22] ; clk        ; clk      ; None                        ; None                      ; 5.886 ns                ;
; N/A                                     ; 162.68 MHz ( period = 6.147 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[20] ; clk        ; clk      ; None                        ; None                      ; 5.886 ns                ;
; N/A                                     ; 162.68 MHz ( period = 6.147 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[23] ; clk        ; clk      ; None                        ; None                      ; 5.886 ns                ;
; N/A                                     ; 162.68 MHz ( period = 6.147 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[24] ; clk        ; clk      ; None                        ; None                      ; 5.886 ns                ;
; N/A                                     ; 162.68 MHz ( period = 6.147 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[25] ; clk        ; clk      ; None                        ; None                      ; 5.886 ns                ;
; N/A                                     ; 162.68 MHz ( period = 6.147 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[19] ; clk        ; clk      ; None                        ; None                      ; 5.886 ns                ;
; N/A                                     ; 162.68 MHz ( period = 6.147 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[18] ; clk        ; clk      ; None                        ; None                      ; 5.886 ns                ;
; N/A                                     ; 162.68 MHz ( period = 6.147 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[17] ; clk        ; clk      ; None                        ; None                      ; 5.886 ns                ;
; N/A                                     ; 162.68 MHz ( period = 6.147 ns )                    ; int_div:inst6|clk_div[23] ; int_div:inst6|clk_div[16] ; clk        ; clk      ; None                        ; None                      ; 5.886 ns                ;
; N/A                                     ; 162.71 MHz ( period = 6.146 ns )                    ; int_div:inst6|clk_div[7]  ; int_div:inst6|clk_div[5]  ; clk        ; clk      ; None                        ; None                      ; 5.885 ns                ;
; N/A                                     ; 162.71 MHz ( period = 6.146 ns )                    ; int_div:inst6|clk_div[7]  ; int_div:inst6|clk_div[0]  ; clk        ; clk      ; None                        ; None                      ; 5.885 ns                ;
; N/A                                     ; 162.71 MHz ( period = 6.146 ns )                    ; int_div:inst6|clk_div[7]  ; int_div:inst6|clk_div[4]  ; clk        ; clk      ; None                        ; None                      ; 5.885 ns                ;
; N/A                                     ; 162.71 MHz ( period = 6.146 ns )                    ; int_div:inst6|clk_div[7]  ; int_div:inst6|clk_div[3]  ; clk        ; clk      ; None                        ; None                      ; 5.885 ns                ;