📄 serial_verilog.fit.rpt
字号:
; 113 ; 174 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 114 ; 177 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 115 ; ; ; GNDIO ; gnd ; ; ; -- ; ; -- ; -- ;
; 116 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 117 ; 180 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 118 ; 181 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 119 ; 182 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 120 ; 183 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 121 ; 184 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 122 ; 185 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 123 ; 186 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 124 ; 187 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 125 ; 188 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 126 ; ; ; VCCINT ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 127 ; 189 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 128 ; ; ; GNDINT ; gnd ; ; ; -- ; ; -- ; -- ;
; 129 ; 190 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 130 ; 191 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 131 ; 192 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 132 ; 193 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 133 ; 194 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 134 ; 195 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 135 ; ; ; GNDIO ; gnd ; ; ; -- ; ; -- ; -- ;
; 136 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 137 ; 199 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 138 ; 200 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 139 ; 201 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 140 ; 204 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 141 ; 205 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 142 ; 208 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 143 ; 212 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
; 144 ; 215 ; 2 ; RESERVED_INPUT ; ; ; ; Column I/O ; ; no ; Off ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+----------------------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+----------------------------+-------+------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; 2.5 V ; 10 pF ; Not Available ;
; 1.8 V ; 10 pF ; Not Available ;
; 1.5 V ; 10 pF ; Not Available ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available ;
; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------+
; |serial_verilog ; 80 (0) ; 36 ; 0 ; 4 ; 0 ; 44 (0) ; 0 (0) ; 36 (0) ; 16 (0) ; 0 (0) ; |serial_verilog ;
; |serial:inst| ; 80 (80) ; 36 ; 0 ; 0 ; 0 ; 44 (44) ; 0 (0) ; 36 (36) ; 16 (16) ; 0 (0) ; |serial_verilog|serial:inst ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+------------------------------------+
; Delay Chain Summary ;
+---------+----------+---------------+
; Name ; Pin Type ; Pad to Core 0 ;
+---------+----------+---------------+
; rxd_usb ; Input ; 0 ;
; reset ; Input ; 1 ;
; clk ; Input ; 0 ;
; txd_usb ; Output ; -- ;
+---------+----------+---------------+
+------------------------------------------------------------------------------------------------------------------------+
; Control Signals ;
+-----------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; clk ; PIN_18 ; 17 ; Clock ; yes ; Global clock ; GCLK0 ;
; reset ; PIN_93 ; 36 ; Async. clear ; yes ; Global clock ; GCLK3 ;
; serial:inst|LessThan~260 ; LC_X10_Y4_N0 ; 17 ; Sync. clear ; no ; -- ; -- ;
; serial:inst|clkbaud8x ; LC_X12_Y4_N1 ; 20 ; Clock ; yes ; Global clock ; GCLK2 ;
; serial:inst|txd_buf[2]~2521 ; LC_X14_Y8_N7 ; 4 ; Clock enable ; no ; -- ; -- ;
; serial:inst|txd_buf[3]~2515 ; LC_X14_Y7_N0 ; 3 ; Clock enable ; no ; -- ; -- ;
+-----------------------------+--------------+---------+--------------+--------+----------------------+------------------+
+------------------------------------------------------------------------------------------+
; Global & Other Fast Signals ;
+-----------------------+--------------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------+--------------+---------+----------------------+------------------+
; clk ; PIN_18 ; 17 ; Global clock ; GCLK0 ;
; reset ; PIN_93 ; 36 ; Global clock ; GCLK3 ;
; serial:inst|clkbaud8x ; LC_X12_Y4_N1 ; 20 ; Global clock ; GCLK2 ;
+-----------------------+--------------+---------+----------------------+------------------+
+-----------------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------------------------+---------+
; Name ; Fan-Out ;
+-------------------------------+---------+
; serial:inst|state_tras[1] ; 20 ;
; serial:inst|state_tras[2] ; 18 ;
; serial:inst|state_tras[3] ; 18 ;
; serial:inst|LessThan~260 ; 17 ;
; serial:inst|state_tras[0] ; 17 ;
; serial:inst|Equal~48 ; 11 ;
; serial:inst|send_state[1] ; 9 ;
; serial:inst|div8_tras_reg[0] ; 8 ;
; serial:inst|send_state[2] ; 8 ;
; serial:inst|send_state[0] ; 8 ;
; serial:inst|trasstart ; 7 ;
; serial:inst|div8_tras_reg[1] ; 7 ;
; serial:inst|div8_tras_reg[2] ; 6 ;
; serial:inst|div_reg[2]~243 ; 5 ;
; serial:inst|div_reg[7]~211 ; 5 ;
; serial:inst|txd_buf[2]~2521 ; 4 ;
; serial:inst|send_state[2]~167 ; 4 ;
; serial:inst|txd_buf[2]~2506 ; 4 ;
; serial:inst|txd_buf[3]~2515 ; 3 ;
; serial:inst|div_reg[12]~231 ; 3 ;
; serial:inst|send_state[2]~168 ; 3 ;
; serial:inst|txd_reg~712 ; 3 ;
; serial:inst|txd_reg ; 3 ;
; serial:inst|txd_reg~717 ; 2 ;
; serial:inst|txd_buf[6] ; 2 ;
; serial:inst|txd_reg~716 ; 2 ;
; serial:inst|txd_buf[3]~2517 ; 2 ;
; serial:inst|txd_buf[4] ; 2 ;
; serial:inst|txd_buf[3]~2511 ; 2 ;
; serial:inst|txd_buf[3] ; 2 ;
; serial:inst|txd_buf[3]~2508 ; 2 ;
; serial:inst|div_reg[15] ; 2 ;
; serial:inst|div_reg[14] ; 2 ;
; serial:inst|div_reg[13] ; 2 ;
; serial:inst|div_reg[4] ; 2 ;
; serial:inst|div_reg[3] ; 2 ;
; serial:inst|div_reg[2] ; 2 ;
; serial:inst|div_reg[1] ; 2 ;
; serial:inst|div_reg[0] ; 2 ;
; serial:inst|div_reg[12] ; 2 ;
; serial:inst|div_reg[11] ; 2 ;
; serial:inst|div_reg[10] ; 2 ;
; serial:inst|div_reg[9] ; 2 ;
; serial:inst|div_reg[8] ; 2 ;
; serial:inst|div_reg[7] ; 2 ;
; serial:inst|div_reg[6] ; 2 ;
; serial:inst|div_reg[5] ; 2 ;
; serial:inst|trasstart~470 ; 2 ;
; serial:inst|Select~2305 ; 2 ;
; serial:inst|add~488 ; 2 ;
+-------------------------------+---------+
+---------------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+----------------------+
; C4s ; 21 / 2,870 ( < 1 % ) ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -