sec_clock.tan.rpt
来自「基于CYCLONE系列FPGA EP1C3T144C8的VHDL秒表代码」· RPT 代码 · 共 371 行 · 第 1/5 页
RPT
371 行
; Perform Multicorner Analysis ; Off ; ; ; ;
; Reports the worst-case path for each clock domain and analysis ; Off ; ; ; ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; rst ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; start ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+----------+----------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------+----------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 160.59 MHz ( period = 6.227 ns ) ; led_6[1] ; led_2[2] ; clk ; clk ; None ; None ; 5.966 ns ;
; N/A ; 160.62 MHz ( period = 6.226 ns ) ; led_6[1] ; led_2[3] ; clk ; clk ; None ; None ; 5.965 ns ;
; N/A ; 165.54 MHz ( period = 6.041 ns ) ; led_6[2] ; led_2[2] ; clk ; clk ; None ; None ; 5.780 ns ;
; N/A ; 165.56 MHz ( period = 6.040 ns ) ; led_6[2] ; led_2[3] ; clk ; clk ; None ; None ; 5.779 ns ;
; N/A ; 165.81 MHz ( period = 6.031 ns ) ; led_6[3] ; led_2[2] ; clk ; clk ; None ; None ; 5.770 ns ;
; N/A ; 165.84 MHz ( period = 6.030 ns ) ; led_6[3] ; led_2[3] ; clk ; clk ; None ; None ; 5.769 ns ;
; N/A ; 166.47 MHz ( period = 6.007 ns ) ; led_6[1] ; led_1[2] ; clk ; clk ; None ; None ; 5.746 ns ;
; N/A ; 166.53 MHz ( period = 6.005 ns ) ; led_6[1] ; led_1[3] ; clk ; clk ; None ; None ; 5.744 ns ;
; N/A ; 167.11 MHz ( period = 5.984 ns ) ; led_6[1] ; led_3[1] ; clk ; clk ; None ; None ; 5.723 ns ;
; N/A ; 167.81 MHz ( period = 5.959 ns ) ; led_6[0] ; led_2[2] ; clk ; clk ; None ; None ; 5.698 ns ;
; N/A ; 167.84 MHz ( period = 5.958 ns ) ; led_6[0] ; led_2[3] ; clk ; clk ; None ; None ; 5.697 ns ;
; N/A ; 168.69 MHz ( period = 5.928 ns ) ; led_7[1] ; led_2[2] ; clk ; clk ; None ; None ; 5.667 ns ;
; N/A ; 168.72 MHz ( period = 5.927 ns ) ; led_7[1] ; led_2[3] ; clk ; clk ; None ; None ; 5.666 ns ;
; N/A ; 171.79 MHz ( period = 5.821 ns ) ; led_6[2] ; led_1[2] ; clk ; clk ; None ; None ; 5.560 ns ;
; N/A ; 171.85 MHz ( period = 5.819 ns ) ; led_6[2] ; led_1[3] ; clk ; clk ; None ; None ; 5.558 ns ;
; N/A ; 172.09 MHz ( period = 5.811 ns ) ; led_6[3] ; led_1[2] ; clk ; clk ; None ; None ; 5.550 ns ;
; N/A ; 172.15 MHz ( period = 5.809 ns ) ; led_6[3] ; led_1[3] ; clk ; clk ; None ; None ; 5.548 ns ;
; N/A ; 172.47 MHz ( period = 5.798 ns ) ; led_6[2] ; led_3[1] ; clk ; clk ; None ; None ; 5.537 ns ;
; N/A ; 172.77 MHz ( period = 5.788 ns ) ; led_6[3] ; led_3[1] ; clk ; clk ; None ; None ; 5.527 ns ;
; N/A ; 172.92 MHz ( period = 5.783 ns ) ; led_6[1] ; led_4[2] ; clk ; clk ; None ; None ; 5.522 ns ;
; N/A ; 173.94 MHz ( period = 5.749 ns ) ; led_6[1] ; led_3[2] ; clk ; clk ; None ; None ; 5.488 ns ;
; N/A ; 174.25 MHz ( period = 5.739 ns ) ; led_6[0] ; led_1[2] ; clk ; clk ; None ; None ; 5.478 ns ;
; N/A ; 174.31 MHz ( period = 5.737 ns ) ; led_6[0] ; led_1[3] ; clk ; clk ; None ; None ; 5.476 ns ;
; N/A ; 174.95 MHz ( period = 5.716 ns ) ; led_6[0] ; led_3[1] ; clk ; clk ; None ; None ; 5.455 ns ;
; N/A ; 175.19 MHz ( period = 5.708 ns ) ; led_7[1] ; led_1[2] ; clk ; clk ; None ; None ; 5.447 ns ;
; N/A ; 175.25 MHz ( period = 5.706 ns ) ; led_7[1] ; led_1[3] ; clk ; clk ; None ; None ; 5.445 ns ;
; N/A ; 175.90 MHz ( period = 5.685 ns ) ; led_7[1] ; led_3[1] ; clk ; clk ; None ; None ; 5.424 ns ;
; N/A ; 176.93 MHz ( period = 5.652 ns ) ; led_6[1] ; led_4[3] ; clk ; clk ; None ; None ; 5.391 ns ;
; N/A ; 177.15 MHz ( period = 5.645 ns ) ; num[0] ; num[16] ; clk ; clk ; None ; None ; 5.384 ns ;
; N/A ; 177.15 MHz ( period = 5.645 ns ) ; num[0] ; num[15] ; clk ; clk ; None ; None ; 5.384 ns ;
; N/A ; 177.15 MHz ( period = 5.645 ns ) ; num[0] ; num[13] ; clk ; clk ; None ; None ; 5.384 ns ;
; N/A ; 177.15 MHz ( period = 5.645 ns ) ; num[0] ; num[14] ; clk ; clk ; None ; None ; 5.384 ns ;
; N/A ; 177.15 MHz ( period = 5.645 ns ) ; num[0] ; num[18] ; clk ; clk ; None ; None ; 5.384 ns ;
; N/A ; 177.15 MHz ( period = 5.645 ns ) ; num[0] ; num[17] ; clk ; clk ; None ; None ; 5.384 ns ;
; N/A ; 177.15 MHz ( period = 5.645 ns ) ; num[0] ; num[9] ; clk ; clk ; None ; None ; 5.384 ns ;
; N/A ; 177.15 MHz ( period = 5.645 ns ) ; num[0] ; num[10] ; clk ; clk ; None ; None ; 5.384 ns ;
; N/A ; 177.15 MHz ( period = 5.645 ns ) ; num[0] ; num[11] ; clk ; clk ; None ; None ; 5.384 ns ;
; N/A ; 177.15 MHz ( period = 5.645 ns ) ; num[0] ; num[12] ; clk ; clk ; None ; None ; 5.384 ns ;
; N/A ; 178.67 MHz ( period = 5.597 ns ) ; led_6[2] ; led_4[2] ; clk ; clk ; None ; None ; 5.336 ns ;
; N/A ; 178.99 MHz ( period = 5.587 ns ) ; led_6[3] ; led_4[2] ; clk ; clk ; None ; None ; 5.326 ns ;
; N/A ; 179.12 MHz ( period = 5.583 ns ) ; led_7[1] ; led_6[1] ; clk ; clk ; None ; None ; 5.322 ns ;
; N/A ; 179.12 MHz ( period = 5.583 ns ) ; led_7[1] ; led_6[0] ; clk ; clk ; None ; None ; 5.322 ns ;
; N/A ; 179.12 MHz ( period = 5.583 ns ) ; led_7[1] ; led_6[3] ; clk ; clk ; None ; None ; 5.322 ns ;
; N/A ; 179.28 MHz ( period = 5.578 ns ) ; led_7[1] ; led_5[2] ; clk ; clk ; None ; None ; 5.317 ns ;
; N/A ; 179.28 MHz ( period = 5.578 ns ) ; led_7[1] ; led_5[0] ; clk ; clk ; None ; None ; 5.317 ns ;
; N/A ; 179.28 MHz ( period = 5.578 ns ) ; led_7[1] ; led_5[1] ; clk ; clk ; None ; None ; 5.317 ns ;
; N/A ; 179.31 MHz ( period = 5.577 ns ) ; led_8[0] ; led_2[2] ; clk ; clk ; None ; None ; 5.316 ns ;
; N/A ; 179.34 MHz ( period = 5.576 ns ) ; led_8[0] ; led_2[3] ; clk ; clk ; None ; None ; 5.315 ns ;
; N/A ; 179.76 MHz ( period = 5.563 ns ) ; led_6[2] ; led_3[2] ; clk ; clk ; None ; None ; 5.302 ns ;
; N/A ; 180.08 MHz ( period = 5.553 ns ) ; led_6[3] ; led_3[2] ; clk ; clk ; None ; None ; 5.292 ns ;
; N/A ; 180.34 MHz ( period = 5.545 ns ) ; led_6[1] ; led_2[0] ; clk ; clk ; None ; None ; 5.284 ns ;
; N/A ; 180.44 MHz ( period = 5.542 ns ) ; led_6[1] ; led_2[1] ; clk ; clk ; None ; None ; 5.281 ns ;
; N/A ; 180.47 MHz ( period = 5.541 ns ) ; led_6[1] ; led_1[1] ; clk ; clk ; None ; None ; 5.280 ns ;
; N/A ; 180.51 MHz ( period = 5.540 ns ) ; led_6[1] ; led_1[0] ; clk ; clk ; None ; None ; 5.279 ns ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?