sec_clock.hier_info

来自「基于CYCLONE系列FPGA EP1C3T144C8的VHDL秒表代码」· HIER_INFO 代码 · 共 56 行

|sec_clock
clk => num[18].CLK
clk => num[17].CLK
clk => num[16].CLK
clk => num[15].CLK
clk => num[14].CLK
clk => num[13].CLK
clk => num[12].CLK
clk => num[11].CLK
clk => num[10].CLK
clk => num[9].CLK
clk => num[8].CLK
clk => num[7].CLK
clk => num[6].CLK
clk => num[5].CLK
clk => num[4].CLK
clk => num[3].CLK
clk => num[2].CLK
clk => num[1].CLK
clk => num[0].CLK
clk => clk1.CLK
clk => \P2:scan[10].CLK
clk => \P2:scan[9].CLK
clk => \P2:scan[8].CLK
clk => \P2:scan[7].CLK
clk => \P2:scan[6].CLK
clk => \P2:scan[5].CLK
clk => \P2:scan[4].CLK
clk => \P2:scan[3].CLK
clk => \P2:scan[2].CLK
clk => \P2:scan[1].CLK
clk => \P2:scan[0].CLK
clk => seclect[2].CLK
clk => seclect[1].CLK
clk => seclect[0].CLK
rst => rst1.CLK
start => start1.CLK
sel[0] <= Equal25.DB_MAX_OUTPUT_PORT_TYPE
sel[1] <= sel~27.DB_MAX_OUTPUT_PORT_TYPE
sel[2] <= sel~26.DB_MAX_OUTPUT_PORT_TYPE
sel[3] <= sel~25.DB_MAX_OUTPUT_PORT_TYPE
sel[4] <= sel~24.DB_MAX_OUTPUT_PORT_TYPE
sel[5] <= sel~23.DB_MAX_OUTPUT_PORT_TYPE
sel[6] <= sel~22.DB_MAX_OUTPUT_PORT_TYPE
sel[7] <= sel~21.DB_MAX_OUTPUT_PORT_TYPE
data[0] <= data~45.DB_MAX_OUTPUT_PORT_TYPE
data[1] <= data~44.DB_MAX_OUTPUT_PORT_TYPE
data[2] <= data~43.DB_MAX_OUTPUT_PORT_TYPE
data[3] <= data~42.DB_MAX_OUTPUT_PORT_TYPE
data[4] <= data~41.DB_MAX_OUTPUT_PORT_TYPE
data[5] <= data~40.DB_MAX_OUTPUT_PORT_TYPE
data[6] <= data~39.DB_MAX_OUTPUT_PORT_TYPE
data[7] <= <GND>