⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 we.cmp.rpt

📁 出血FPGA,用VHDL做的音乐盒
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/PLD/FPGAlicheng/music/we.pin.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                     ;
+---------------------------------------------+-------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                               ;
+---------------------------------------------+-------------------------------------------------------------------------------------+
; Total logic elements                        ; 20 / 10,570 ( < 1 % )                                                               ;
;     -- Combinational with no register       ; 12                                                                                  ;
;     -- Register only                        ; 0                                                                                   ;
;     -- Combinational with a register        ; 8                                                                                   ;
;                                             ;                                                                                     ;
; Logic element usage by number of LUT inputs ;                                                                                     ;
;     -- 4 input functions                    ; 3                                                                                   ;
;     -- 3 input functions                    ; 7                                                                                   ;
;     -- 2 input functions                    ; 8                                                                                   ;
;     -- 1 input functions                    ; 1                                                                                   ;
;     -- 0 input functions                    ; 1                                                                                   ;
;                                             ;                                                                                     ;
; Logic elements by mode                      ;                                                                                     ;
;     -- normal mode                          ; 14                                                                                  ;
;     -- arithmetic mode                      ; 6                                                                                   ;
;     -- qfbk mode                            ; 0                                                                                   ;
;     -- register cascade mode                ; 0                                                                                   ;
;     -- synchronous clear/load mode          ; 0                                                                                   ;
;     -- asynchronous clear/load mode         ; 8                                                                                   ;
;                                             ;                                                                                     ;
; Total LABs                                  ; 4 / 1,057 ( < 1 % )                                                                 ;
; Logic elements in carry chains              ; 7                                                                                   ;
; User inserted logic elements                ; 0                                                                                   ;
; Virtual pins                                ; 0                                                                                   ;
; I/O pins                                    ; 8 / 336 ( 2 % )                                                                     ;
;     -- Clock pins                           ; 1 / 16 ( 6 % )                                                                      ;
; Global signals                              ; 3                                                                                   ;
; M512s                                       ; 0 / 94 ( 0 % )                                                                      ;
; M4Ks                                        ; 1 / 60 ( 2 % )                                                                      ;
; M-RAMs                                      ; 0 / 1 ( 0 % )                                                                       ;
; Total memory bits                           ; 1,024 / 920,448 ( < 1 % )                                                           ;
; Total RAM block bits                        ; 4,608 / 920,448 ( < 1 % )                                                           ;
; DSP block 9-bit elements                    ; 0 / 48 ( 0 % )                                                                      ;
; PLLs                                        ; 0 / 6 ( 0 % )                                                                       ;
; Global clocks                               ; 3 / 16 ( 19 % )                                                                     ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                                                      ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )                                                                       ;
; SERDES transmitters                         ; 0 / 44 ( 0 % )                                                                      ;
; SERDES receivers                            ; 0 / 44 ( 0 % )                                                                      ;
; Maximum fan-out node                        ; CLK8Hz                                                                              ;
; Maximum fan-out                             ; 9                                                                                   ;
; Highest non-global fan-out signal           ; lpm_rom0:inst|altsyncram:altsyncram_component|altsyncram_f431:auto_generated|q_a[3] ;
; Highest non-global fan-out                  ; 5                                                                                   ;
; Total fan-out                               ; 74                                                                                  ;
; Average fan-out                             ; 2.47                                                                                ;
+---------------------------------------------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Input Pins                                                                     ;
+--------------------------------------------------------------------------------+
Name                  : CLK12M
Pin #                 : Y17
I/O Bank              : 8
X coordinate          : 5
Y coordinate          : 0
Cell number           : 5
Combinational Fan-Out : 0
Registered Fan-Out    : 0
Global                : no
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : LVTTL
Termination           : Off
Location assigned by  : Fitter

Name                  : CLK8Hz
Pin #                 : M20
I/O Bank              : 1
X coordinate          : 0
Y coordinate          : 12
Cell number           : 0
Combinational Fan-Out : 9
Registered Fan-Out    : 0
Global                : yes
Input Register        : no
Power Up High         : no
PCI I/O Enabled       : no
Bus Hold              : no
Weak Pull Up          : Off
I/O Standard          : LVTTL
Termination           : Off
Location assigned by  : Fitter
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; Output Pins                                                                    ;
+--------------------------------------------------------------------------------+
Name                   : CODE[0]
Pin #                  : F1
I/O Bank               : 5
X coordinate           : 53
Y coordinate           : 23
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
Slow Slew Rate         : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : Fitter
Load                   : 10 pF

Name                   : CODE[1]
Pin #                  : F2
I/O Bank               : 5
X coordinate           : 53
Y coordinate           : 23
Cell number            : 2
Output Register        : no
Output Enable Register : no
Power Up High          : no
Slow Slew Rate         : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : Fitter
Load                   : 10 pF

Name                   : CODE[2]
Pin #                  : U9
I/O Bank               : 7
X coordinate           : 36
Y coordinate           : 0
Cell number            : 5
Output Register        : no
Output Enable Register : no
Power Up High          : no
Slow Slew Rate         : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : Fitter
Load                   : 10 pF

Name                   : CODE[3]
Pin #                  : AA5
I/O Bank               : 7
X coordinate           : 48
Y coordinate           : 0
Cell number            : 4
Output Register        : no
Output Enable Register : no
Power Up High          : no
Slow Slew Rate         : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : Fitter
Load                   : 10 pF

Name                   : HIGN
Pin #                  : T8
I/O Bank               : 7
X coordinate           : 41
Y coordinate           : 0
Cell number            : 5
Output Register        : no
Output Enable Register : no
Power Up High          : no
Slow Slew Rate         : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : Fitter
Load                   : 10 pF

Name                   : SPKS
Pin #                  : AB5
I/O Bank               : 7
X coordinate           : 48
Y coordinate           : 0
Cell number            : 3
Output Register        : no
Output Enable Register : no
Power Up High          : no
Slow Slew Rate         : no
PCI I/O Enabled        : no
Open Drain             : no
TRI Primitive          : no
Bus Hold               : no
Weak Pull Up           : Off
I/O Standard           : LVTTL
Current Strength       : 24mA
Termination            : Off
Location assigned by   : Fitter
Load                   : 10 pF
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; I/O Bank Usage                                                                 ;
+--------------------------------------------------------------------------------+
I/O Bank      : 1
Usage         : 1 / 29 ( 3 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 2
Usage         : 0 / 30 ( 0 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 3
Usage         : 0 / 51 ( 0 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 4
Usage         : 1 / 52 ( 2 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 5
Usage         : 2 / 29 ( 7 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 6
Usage         : 0 / 29 ( 0 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 7
Usage         : 4 / 52 ( 8 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 8
Usage         : 1 / 51 ( 2 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 9
Usage         : 0 / 6 ( 0 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 10
Usage         : 0 / 0 ( -- )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 11
Usage         : 0 / 6 ( 0 % )
VCCIO Voltage : 3.3V
VREF Voltage  : --

I/O Bank      : 12
Usage         : 0 / 0 ( -- )
VCCIO Voltage : 3.3V
VREF Voltage  : --
+--------------------------------------------------------------------------------+



+--------------------------------------------------------------------------------+
; All Package Pins                                                               ;
+--------------------------------------------------------------------------------+
Location        : A1
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : VCCINT
Dir.            : power
I/O Standard    : 
Voltage         : 1.5V
I/O Type        : --
Termination     : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : A2
Pad Number      : 
I/O Bank        : 
Pin Name/Usage  : GND
Dir.            : gnd
I/O Standard    : 
Voltage         : 
I/O Type        : --
Termination     : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : A3
Pad Number      : 
I/O Bank        : 4
Pin Name/Usage  : VCCIO4
Dir.            : power
I/O Standard    : 
Voltage         : 3.3V
I/O Type        : --
Termination     : --
User Assignment : 
Bus Hold        : --
Weak Pull Up    : --

Location        : A4
Pad Number      : 339
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
Termination     : --
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A5
Pad Number      : 346
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
Termination     : --
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A6
Pad Number      : 351
I/O Bank        : 4
Pin Name/Usage  : GND*
Dir.            : 
I/O Standard    : 
Voltage         : 
I/O Type        : Column I/O
Termination     : --
User Assignment : 
Bus Hold        : no
Weak Pull Up    : Off

Location        : A7
Pad Number      : 355
I/O Bank        : 4
Pin Name/Usage  : GND*

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -