speaker.hier_info

基于CPLD的签到器的设计

|speaker
clk => clockdiv4:u1.clockin
clk => clockdiv6:u0.clockin
what2[0] => music_work:u3.en[0]
what2[1] => music_work:u3.en[1]
speak <= music_work:u3.clock_out


|speaker|clockdiv6:u0
clockin => \count:counter[1].CLK
clockin => \count:counter[0].CLK
clockin => clock_int.CLK
clockout <= clock_int.DB_MAX_OUTPUT_PORT_TYPE


|speaker|clockdiv4:u1
clockin => \count:counter[22].CLK
clockin => \count:counter[21].CLK
clockin => \count:counter[20].CLK
clockin => \count:counter[19].CLK
clockin => \count:counter[18].CLK
clockin => \count:counter[17].CLK
clockin => \count:counter[16].CLK
clockin => \count:counter[15].CLK
clockin => \count:counter[14].CLK
clockin => \count:counter[13].CLK
clockin => \count:counter[12].CLK
clockin => \count:counter[11].CLK
clockin => \count:counter[10].CLK
clockin => \count:counter[9].CLK
clockin => \count:counter[8].CLK
clockin => \count:counter[7].CLK
clockin => \count:counter[6].CLK
clockin => \count:counter[5].CLK
clockin => \count:counter[4].CLK
clockin => \count:counter[3].CLK
clockin => \count:counter[2].CLK
clockin => \count:counter[1].CLK
clockin => \count:counter[0].CLK
clockin => clock_int.CLK
clockout <= clock_int.DB_MAX_OUTPUT_PORT_TYPE


|speaker|song:u2
clk_6MHz => divider[13].CLK
clk_6MHz => divider[12].CLK
clk_6MHz => divider[11].CLK
clk_6MHz => divider[10].CLK
clk_6MHz => divider[9].CLK
clk_6MHz => divider[8].CLK
clk_6MHz => divider[7].CLK
clk_6MHz => divider[6].CLK
clk_6MHz => divider[5].CLK
clk_6MHz => divider[4].CLK
clk_6MHz => divider[3].CLK
clk_6MHz => divider[2].CLK
clk_6MHz => divider[1].CLK
clk_6MHz => divider[0].CLK
clk_4Hz => origin[13].CLK
clk_4Hz => origin[12].CLK
clk_4Hz => origin[11].CLK
clk_4Hz => origin[10].CLK
clk_4Hz => origin[9].CLK
clk_4Hz => origin[8].CLK
clk_4Hz => origin[7].CLK
clk_4Hz => origin[6].CLK
clk_4Hz => origin[5].CLK
clk_4Hz => origin[4].CLK
clk_4Hz => origin[3].CLK
clk_4Hz => origin[2].CLK
clk_4Hz => origin[1].CLK
clk_4Hz => origin[0].CLK
clk_4Hz => counter[7].CLK
clk_4Hz => counter[6].CLK
clk_4Hz => counter[5].CLK
clk_4Hz => counter[4].CLK
clk_4Hz => counter[3].CLK
clk_4Hz => counter[2].CLK
clk_4Hz => counter[1].CLK
clk_4Hz => counter[0].CLK
clk_4Hz => high[3].CLK
clk_4Hz => high[2].CLK
clk_4Hz => high[1].CLK
clk_4Hz => high[0].CLK
clk_4Hz => med[3].CLK
clk_4Hz => med[2].CLK
clk_4Hz => med[1].CLK
clk_4Hz => med[0].CLK
clk_4Hz => low[3].CLK
clk_4Hz => low[2].CLK
clk_4Hz => low[1].CLK
clk_4Hz => low[0].CLK
speaker <= speaker~reg0.DB_MAX_OUTPUT_PORT_TYPE


|speaker|music_work:u3
clock => clock_out~0.DATAB
en[0] => Equal0.IN1
en[0] => Equal1.IN0
en[1] => Equal0.IN0
en[1] => Equal1.IN1
clock_out <= clock_out~1.DB_MAX_OUTPUT_PORT_TYPE