📄 i2c.tan.rpt
字号:
; 14.428 ns ; 128.30 MHz ( period = 7.794 ns ) ; cnt_delay[2] ; cnt_delay[13] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.085 ns ;
; 14.429 ns ; 128.32 MHz ( period = 7.793 ns ) ; inner_state.stop ; main_state.10 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.084 ns ;
; 14.431 ns ; 128.35 MHz ( period = 7.791 ns ) ; cnt_scan[1] ; phase1 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.082 ns ;
; 14.431 ns ; 128.35 MHz ( period = 7.791 ns ) ; cnt_scan[1] ; clk_div[6] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.082 ns ;
; 14.432 ns ; 128.37 MHz ( period = 7.790 ns ) ; clk_div[6] ; phase3 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.081 ns ;
; 14.442 ns ; 128.53 MHz ( period = 7.780 ns ) ; cnt_delay[2] ; cnt_delay[10] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.071 ns ;
; 14.449 ns ; 128.65 MHz ( period = 7.773 ns ) ; i2c_state.write_data ; inner_state.eighth ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.064 ns ;
; 14.454 ns ; 128.73 MHz ( period = 7.768 ns ) ; cnt_delay[12] ; main_state.01 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.059 ns ;
; 14.458 ns ; 128.80 MHz ( period = 7.764 ns ) ; i2c_state.read_data ; main_state.00 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.055 ns ;
; 14.458 ns ; 128.80 MHz ( period = 7.764 ns ) ; inner_state.start ; inner_state.fifth ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.055 ns ;
; 14.459 ns ; 128.82 MHz ( period = 7.763 ns ) ; i2c_state.read_data ; sda_buf ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.054 ns ;
; 14.459 ns ; 128.82 MHz ( period = 7.763 ns ) ; inner_state.start ; inner_state.second ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.054 ns ;
; 14.463 ns ; 128.88 MHz ( period = 7.759 ns ) ; inner_state.start ; inner_state.sixth ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.050 ns ;
; 14.469 ns ; 128.98 MHz ( period = 7.753 ns ) ; inner_state.start ; inner_state.third ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.044 ns ;
; 14.483 ns ; 129.22 MHz ( period = 7.739 ns ) ; i2c_state.read_ini ; main_state.10 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.030 ns ;
; 14.485 ns ; 129.25 MHz ( period = 7.737 ns ) ; i2c_state.write_data ; main_state.00 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.028 ns ;
; 14.491 ns ; 129.35 MHz ( period = 7.731 ns ) ; i2c_state.write_data ; i2c_state.ini ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.022 ns ;
; 14.493 ns ; 129.38 MHz ( period = 7.729 ns ) ; cnt_delay[16] ; cnt_delay[19] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.020 ns ;
; 14.499 ns ; 129.48 MHz ( period = 7.723 ns ) ; i2c_state.write_data ; inner_state.fifth ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.014 ns ;
; 14.500 ns ; 129.50 MHz ( period = 7.722 ns ) ; i2c_state.write_data ; inner_state.second ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.013 ns ;
; 14.504 ns ; 129.57 MHz ( period = 7.718 ns ) ; i2c_state.write_data ; inner_state.sixth ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.009 ns ;
; 14.510 ns ; 129.67 MHz ( period = 7.712 ns ) ; i2c_state.write_data ; inner_state.third ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.003 ns ;
; 14.513 ns ; 129.72 MHz ( period = 7.709 ns ) ; cnt_delay[6] ; main_state.01 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.000 ns ;
; 14.514 ns ; 129.74 MHz ( period = 7.708 ns ) ; phase3 ; inner_state.ack ; clk ; clk ; 22.222 ns ; 21.513 ns ; 6.999 ns ;
; 14.515 ns ; 129.75 MHz ( period = 7.707 ns ) ; cnt_delay[7] ; main_state.10 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 6.998 ns ;
; 14.516 ns ; 129.77 MHz ( period = 7.706 ns ) ; i2c_state.sendaddr ; i2c_state.read_ini ; clk ; clk ; 22.222 ns ; 21.513 ns ; 6.997 ns ;
; 14.531 ns ; 130.02 MHz ( period = 7.691 ns ) ; main_state.01 ; inner_state.seventh ; clk ; clk ; 22.222 ns ; 21.513 ns ; 6.982 ns ;
; 14.541 ns ; 130.19 MHz ( period = 7.681 ns ) ; cnt_delay[5] ; cnt_delay[8] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 6.972 ns ;
; 14.542 ns ; 130.21 MHz ( period = 7.680 ns ) ; cnt_delay[4] ; main_state.01 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 6.971 ns ;
; 14.544 ns ; 130.24 MHz ( period = 7.678 ns ) ; i2c_state.write_data ; i2c_state.read_ini ; clk ; clk ; 22.222 ns ; 21.513 ns ; 6.969 ns ;
; 14.553 ns ; 130.40 MHz ( period = 7.669 ns ) ; cnt_delay[8] ; main_state.10 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 6.960 ns ;
; 14.556 ns ; 130.45 MHz ( period = 7.666 ns ) ; cnt_delay[18] ; main_state.01 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 6.957 ns ;
; 14.556 ns ; 130.45 MHz ( period = 7.666 ns ) ; cnt_delay[16] ; cnt_delay[18] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 6.957 ns ;
; 14.564 ns ; 130.58 MHz ( period = 7.658 ns ) ; cnt_delay[7] ; main_state.00 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 6.949 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+----------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From ; To ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 1.386 ns ; readData_reg[6] ; readData_reg[7] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.231 ns ;
; 1.393 ns ; readData_reg[1] ; readData_reg[2] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.238 ns ;
; 1.406 ns ; readData_reg[0] ; readData_reg[1] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.251 ns ;
; 1.410 ns ; readData_reg[2] ; readData_reg[3] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.255 ns ;
; 1.415 ns ; readData_reg[5] ; readData_reg[6] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.260 ns ;
; 1.641 ns ; readData_reg[3] ; readData_reg[4] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.486 ns ;
; 1.658 ns ; en[0]~reg0 ; en[0]~reg0 ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.503 ns ;
; 1.667 ns ; readData_reg[4] ; readData_reg[5] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.512 ns ;
; 1.677 ns ; phase0 ; phase0 ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.522 ns ;
; 1.917 ns ; en[1]~reg0 ; en[1]~reg0 ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.762 ns ;
; 1.963 ns ; phase3 ; phase3 ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.808 ns ;
; 2.107 ns ; cnt_scan[6] ; cnt_scan[6] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.952 ns ;
; 2.126 ns ; cnt_scan[7] ; cnt_scan[7] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.971 ns ;
; 2.128 ns ; phase2 ; scl~reg0 ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.973 ns ;
; 2.128 ns ; phase2 ; phase2 ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.973 ns ;
; 2.134 ns ; inner_state.seventh ; inner_state.seventh ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.979 ns ;
; 2.135 ns ; cnt_scan[3] ; cnt_scan[3] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.980 ns ;
; 2.135 ns ; cnt_scan[5] ; cnt_scan[5] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.980 ns ;
; 2.135 ns ; cnt_scan[8] ; cnt_scan[8] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.980 ns ;
; 2.146 ns ; inner_state.third ; inner_state.third ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.991 ns ;
; 2.150 ns ; phase1 ; phase1 ; clk ; clk ; 0.000 ns⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -