📄 a8254.fit.rpt
字号:
+-------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+----------------------------------------------+--------------------------------------+
; Resource ; Usage ;
+----------------------------------------------+--------------------------------------+
; ALUTs Used ; 524 / 12,480 ( 4 % ) ;
; Dedicated logic registers ; 227 / 12,480 ( 2 % ) ;
; ; ;
; ALUTs Unavailable ; 36 ;
; -- Due to unpartnered 7 input function ; 1 ;
; -- Due to unpartnered 6 input function ; 35 ;
; ; ;
; Combinational ALUT usage by number of inputs ; ;
; -- 7 input functions ; 1 ;
; -- 6 input functions ; 93 ;
; -- 5 input functions ; 85 ;
; -- 4 input functions ; 80 ;
; -- <=3 input functions ; 265 ;
; ; ;
; Combinational ALUTs by mode ; ;
; -- normal mode ; 305 ;
; -- extended LUT mode ; 1 ;
; -- arithmetic mode ; 218 ;
; -- shared arithmetic mode ; 0 ;
; ; ;
; Logic utilization ; 682 / 12,480 ( 5 % ) ;
; -- ALUT/register pairs used ; 646 ;
; -- Combinational with no register ; 419 ;
; -- Register only ; 122 ;
; -- Combinational with a register ; 105 ;
; -- ALUT/register pairs unavailable ; 36 ;
; ; ;
; Total registers* ; 227 / 14,410 ( 2 % ) ;
; -- Dedicated logic registers ; 227 / 12,480 ( 2 % ) ;
; -- I/O registers ; 0 / 1,930 ( 0 % ) ;
; ; ;
; ALMs: partially or completely used ; 362 / 6,240 ( 6 % ) ;
; ; ;
; Total LABs: partially or completely used ; 50 / 780 ( 6 % ) ;
; ; ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 20 / 343 ( 6 % ) ;
; -- Clock pins ; 9 / 16 ( 56 % ) ;
; Global signals ; 1 ;
; M512s ; 0 / 104 ( 0 % ) ;
; M4Ks ; 0 / 78 ( 0 % ) ;
; Total block memory bits ; 0 / 419,328 ( 0 % ) ;
; Total block memory implementation bits ; 0 / 419,328 ( 0 % ) ;
; DSP block 9-bit elements ; 16 / 96 ( 17 % ) ;
; PLLs ; 0 / 6 ( 0 % ) ;
; Global clocks ; 1 / 16 ( 6 % ) ;
; Regional clocks ; 0 / 32 ( 0 % ) ;
; SERDES transmitters ; 0 / 38 ( 0 % ) ;
; SERDES receivers ; 0 / 42 ( 0 % ) ;
; Average interconnect usage ; 1% ;
; Peak interconnect usage ; 5% ;
; Maximum fan-out node ; CLK~clkctrl ;
; Maximum fan-out ; 227 ;
; Highest non-global fan-out signal ; mode_reg:a8254_1|mode_choice[2]~reg0 ;
; Highest non-global fan-out ; 37 ;
; Total fan-out ; 2736 ;
; Average fan-out ; 3.17 ;
+----------------------------------------------+--------------------------------------+
* Register count does not include registers inside block RAM or DSP blocks.
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK ; N20 ; 1 ; 0 ; 10 ; 1 ; 1 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; adrs[0] ; W10 ; 7 ; 22 ; 0 ; 1 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; adrs[1] ; Y11 ; 7 ; 22 ; 0 ; 0 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; data[0] ; Y10 ; 7 ; 22 ; 0 ; 2 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; data[1] ; AB13 ; 8 ; 18 ; 0 ; 0 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; data[2] ; M3 ; 5 ; 40 ; 16 ; 1 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; data[3] ; M20 ; 2 ; 0 ; 16 ; 1 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; data[4] ; V9 ; 10 ; 26 ; 0 ; 1 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; data[5] ; L3 ; 5 ; 40 ; 16 ; 0 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; data[6] ; M21 ; 2 ; 0 ; 16 ; 2 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; data[7] ; M2 ; 5 ; 40 ; 16 ; 2 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; gate[0] ; Y9 ; 10 ; 25 ; 0 ; 1 ; 10 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; gate[1] ; L2 ; 5 ; 40 ; 16 ; 3 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; gate[2] ; AA10 ; 10 ; 25 ; 0 ; 0 ; 9 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; nCS ; AA11 ; 7 ; 22 ; 0 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; nRD ; T14 ; 8 ; 7 ; 0 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; nWR ; N4 ; 6 ; 40 ; 10 ; 2 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; out_sgnl[0] ; A10 ; 9 ; 25 ; 27 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; out_sgnl[1] ; L21 ; 2 ; 0 ; 16 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 12mA ; Off ; Fitter ; 0 pF ;
; out_sgnl[2] ; L20 ; 2 ; 0 ; 16 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 12mA ; Off ; Fitter ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
+-----------------------------------------------------------+
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -