a8254.fit.rpt

来自「自己编写的8254计数器／计时器」· RPT 代码 · 共 521 行 · 第 1/5 页

+--------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                  ;
+----------------------------------------------+---------------------------------+
; Resource                                     ; Usage                           ;
+----------------------------------------------+---------------------------------+
; ALUTs Used                                   ; 407 / 12,480 ( 3 % )            ;
; Dedicated logic registers                    ; 122 / 12,480 ( < 1 % )          ;
;                                              ;                                 ;
; ALUTs Unavailable                            ; 31                              ;
;     -- Due to unpartnered 7 input function   ; 2                               ;
;     -- Due to unpartnered 6 input function   ; 29                              ;
;                                              ;                                 ;
; Combinational ALUT usage by number of inputs ;                                 ;
;     -- 7 input functions                     ; 2                               ;
;     -- 6 input functions                     ; 77                              ;
;     -- 5 input functions                     ; 111                             ;
;     -- 4 input functions                     ; 61                              ;
;     -- <=3 input functions                   ; 156                             ;
;                                              ;                                 ;
; Combinational ALUTs by mode                  ;                                 ;
;     -- normal mode                           ; 278                             ;
;     -- extended LUT mode                     ; 2                               ;
;     -- arithmetic mode                       ; 127                             ;
;     -- shared arithmetic mode                ; 0                               ;
;                                              ;                                 ;
; Logic utilization                            ; 462 / 12,480 ( 4 % )            ;
;     -- ALUT/register pairs used              ; 431                             ;
;         -- Combinational with no register    ; 309                             ;
;         -- Register only                     ; 24                              ;
;         -- Combinational with a register     ; 98                              ;
;     -- ALUT/register pairs unavailable       ; 31                              ;
;                                              ;                                 ;
; Total registers*                             ; 122 / 14,410 ( < 1 % )          ;
;     -- Dedicated logic registers             ; 122 / 12,480 ( < 1 % )          ;
;     -- I/O registers                         ; 0 / 1,930 ( 0 % )               ;
;                                              ;                                 ;
; ALMs:  partially or completely used          ; 253 / 6,240 ( 4 % )             ;
;                                              ;                                 ;
; Total LABs:  partially or completely used    ; 35 / 780 ( 4 % )                ;
;                                              ;                                 ;
; User inserted logic elements                 ; 0                               ;
; Virtual pins                                 ; 0                               ;
; I/O pins                                     ; 20 / 343 ( 6 % )                ;
;     -- Clock pins                            ; 5 / 16 ( 31 % )                 ;
; Global signals                               ; 1                               ;
; M512s                                        ; 0 / 104 ( 0 % )                 ;
; M4Ks                                         ; 0 / 78 ( 0 % )                  ;
; Total block memory bits                      ; 0 / 419,328 ( 0 % )             ;
; Total block memory implementation bits       ; 0 / 419,328 ( 0 % )             ;
; DSP block 9-bit elements                     ; 0 / 96 ( 0 % )                  ;
; PLLs                                         ; 0 / 6 ( 0 % )                   ;
; Global clocks                                ; 1 / 16 ( 6 % )                  ;
; Regional clocks                              ; 0 / 32 ( 0 % )                  ;
; SERDES transmitters                          ; 0 / 38 ( 0 % )                  ;
; SERDES receivers                             ; 0 / 42 ( 0 % )                  ;
; Average interconnect usage                   ; 1%                              ;
; Peak interconnect usage                      ; 3%                              ;
; Maximum fan-out node                         ; CLK~clkctrl                     ;
; Maximum fan-out                              ; 122                             ;
; Highest non-global fan-out signal            ; cnt_main_part:a8254_3|j[28]~694 ;
; Highest non-global fan-out                   ; 31                              ;
; Total fan-out                                ; 2096                            ;
; Average fan-out                              ; 3.70                            ;
+----------------------------------------------+---------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK     ; N20   ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adrs[0] ; N7    ; 6        ; 40           ; 9            ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; adrs[1] ; M2    ; 5        ; 40           ; 16           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[0] ; V9    ; 10       ; 26           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[1] ; N3    ; 6        ; 40           ; 10           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[2] ; P2    ; 6        ; 40           ; 9            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[3] ; AA9   ; 10       ; 25           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[4] ; W9    ; 10       ; 26           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[5] ; N4    ; 6        ; 40           ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[6] ; L2    ; 5        ; 40           ; 16           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[7] ; R2    ; 6        ; 40           ; 8            ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; gate[0] ; N1    ; 6        ; 40           ; 10           ; 0           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; gate[1] ; N15   ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; gate[2] ; V1    ; 6        ; 40           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; nCS     ; AB8   ; 7        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; nRD     ; U7    ; 7        ; 38           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; nWR     ; L3    ; 5        ; 40           ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; out_sgnl[0] ; E10   ; 4        ; 30           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; out_sgnl[1] ; Y7    ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; out_sgnl[2] ; N2    ; 6        ; 40           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+