⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 dds.fit.summary

📁 基于VHDL+FPGA的DDS信号发生设计
💻 SUMMARY
字号:
Fitter Status : Successful - Wed Oct 01 16:34:17 2008
Quartus II Version : 7.1 Build 156 04/30/2007 SJ Full Version
Revision Name : dds
Top-level Entity Name : dds
Family : Cyclone
Device : EP1C6Q240C8
Timing Models : Final
Total logic elements : 28 / 5,980 ( < 1 % )
Total pins : 33 / 185 ( 18 % )
Total virtual pins : 0
Total memory bits : 65,536 / 92,160 ( 71 % )
Total PLLs : 0 / 2 ( 0 % )

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -