timing_report.htm

来自「TMS3205402Verilog HDL源码」· HTM 代码 · 共 1,186 行 · 第 1/5 页

HTM
1,186 行
字号
12345
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD1_CLK</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">D<2></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">D<3></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">D<4></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">DRAM_CE</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">FLASH_CE</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">IDE0_CS0</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">IDE0_CS1</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">IDE1_CS0</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">IDE1_CS1</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD0_LED</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD0_RST</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD1_LED</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD1_RST</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">EA<15></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">EA<16></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">EA<17></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">EA<18></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">EA<19></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">LED0</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
 </TABLE><BR>
 <TABLE  WIDTH="80%" border="1" ALIGN="center">
  <CAPTION CLASS="cpldta_text_caption"><B>Clock RW to Pad</B></CAPTION>
  <TR>
   <TH BGCOLOR="#FFFFCC" WIDTH="80%" CLASS="cpldta_constraint_header">Destination Pad</TH>
   <TH BGCOLOR="#FFFFCC" WIDTH="20%" CLASS="cpldta_time_header">Clock (edge) to Pad </TH>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD0_DATA</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">18.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD1_DATA</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">18.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">D<0></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">18.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">D<1></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">18.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD0_CLK</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD1_CLK</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">D<2></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">D<3></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">D<4></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">DRAM_CE</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">FLASH_CE</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">IDE0_CS0</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">IDE0_CS1</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">IDE1_CS0</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">IDE1_CS1</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">17.900</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD0_LED</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD0_RST</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD1_LED</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">CARD1_RST</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">EA<15></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">EA<16></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">EA<17></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">EA<18></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">EA<19></TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
  <TR>
   <TD WIDTH="80%" CLASS="cpldta_datasheet_pathname">LED0</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.200</TD>
  </TR>
 </TABLE><BR>
 <BR>
 <A NAME="ClockToSetupTimesForClocks"></a>
 <h3 CLASS="cpldta_text_subsection_header">Clock to Setup Times for Clocks</h3>
 <TABLE  WIDTH="80%" border="1" ALIGN="center">
  <CAPTION CLASS="cpldta_text_caption"><B>Clock to Setup for clock GCLK</B></CAPTION>
  <TR>
   <TH BGCOLOR="#FFFFCC" WIDTH="40%" CLASS="cpldta_constraint_header">Source</TH>
   <TH BGCOLOR="#FFFFCC" WIDTH="40%" CLASS="cpldta_constraint_header">Destination</TH>
   <TH BGCOLOR="#FFFFCC" WIDTH="20%" CLASS="cpldta_time_header">Delay</TH>
  </TR>
  <TR>
   <TD WIDTH="40%" CLASS="cpldta_datasheet_pathname">COUNT<0>.Q</TD>
   <TD WIDTH="40%" CLASS="cpldta_datasheet_pathname">COUNT<1>.D</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.000</TD>
  </TR>
  <TR>
   <TD WIDTH="40%" CLASS="cpldta_datasheet_pathname">COUNT<0>.Q</TD>
   <TD WIDTH="40%" CLASS="cpldta_datasheet_pathname">COUNT<2>.D</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.000</TD>
  </TR>
  <TR>
   <TD WIDTH="40%" CLASS="cpldta_datasheet_pathname">COUNT<0>.Q</TD>
   <TD WIDTH="40%" CLASS="cpldta_datasheet_pathname">COUNT<3>.D</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.000</TD>
  </TR>
  <TR>
   <TD WIDTH="40%" CLASS="cpldta_datasheet_pathname">COUNT<1>.Q</TD>
   <TD WIDTH="40%" CLASS="cpldta_datasheet_pathname">COUNT<2>.D</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.000</TD>
  </TR>
  <TR>
   <TD WIDTH="40%" CLASS="cpldta_datasheet_pathname">COUNT<1>.Q</TD>
   <TD WIDTH="40%" CLASS="cpldta_datasheet_pathname">COUNT<3>.D</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.000</TD>
  </TR>
  <TR>
   <TD WIDTH="40%" CLASS="cpldta_datasheet_pathname">COUNT<2>.Q</TD>
   <TD WIDTH="40%" CLASS="cpldta_datasheet_pathname">COUNT<3>.D</TD>
   <TD WIDTH="20%" CLASS="cpldta_datasheet_time_value">10.000</TD>
  </TR>
 </TABLE><BR>
 <TABLE  WIDTH="80%" border="1" ALIGN="center">
  <CAPTION CLASS="cpldta_text_caption"><B>Clock to Setup for clock IOSTRB</B></CAPTION>
  <TR>
   <TH BGCOLOR="#FFFFCC" WIDTH="40%" CLASS="cpldta_constr
12345

timing_report.htm - 源码说明

本页面展示了「TMS3205402Verilog HDL源码」中的 timing_report.htm 源码文件，采用 HTM 编程语言编写，共 1,186 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与3205402相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?