📄 mcucpld.fit.rpt
字号:
; SD[4]~86 ; 2 ;
; SD[3]~82 ; 2 ;
; SD[2]~78 ; 2 ;
; SD[1]~74 ; 2 ;
; SD[0]~70 ; 2 ;
; SC[7]~97 ; 2 ;
; SC[6]~93 ; 2 ;
; SC[5]~89 ; 2 ;
; SC[4]~85 ; 2 ;
; SC[3]~81 ; 2 ;
; SC[2]~77 ; 2 ;
; SC[1]~73 ; 2 ;
; SC[0]~69 ; 2 ;
; SB[7]~96 ; 2 ;
; SB[6]~92 ; 2 ;
; SB[5]~88 ; 2 ;
; SB[4]~84 ; 2 ;
; SB[3]~80 ; 2 ;
; SB[2]~76 ; 2 ;
; SB[1]~72 ; 2 ;
; SB[0]~68 ; 2 ;
; SA[7]~94 ; 2 ;
; SA[6]~90 ; 2 ;
; SA[5]~86 ; 2 ;
; SA[4]~82 ; 2 ;
; SA[3]~78 ; 2 ;
; SA[2]~74 ; 2 ;
; SA[1]~70 ; 2 ;
; SA[0]~66 ; 2 ;
+----------+----------------------+
+------------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+-------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 65 / 288 ( 23 % ) ;
; PIAs ; 74 / 288 ( 26 % ) ;
+----------------------------+-------------------+
+----------------------------------------------------------------------------+
; LAB External Interconnect ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects (Average = 9.25) ; Number of LABs (Total = 5) ;
+----------------------------------------------+-----------------------------+
; 0 - 1 ; 3 ;
; 2 - 3 ; 0 ;
; 4 - 5 ; 1 ;
; 6 - 7 ; 0 ;
; 8 - 9 ; 0 ;
; 10 - 11 ; 0 ;
; 12 - 13 ; 0 ;
; 14 - 15 ; 0 ;
; 16 - 17 ; 1 ;
; 18 - 19 ; 3 ;
+----------------------------------------------+-----------------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 4.00) ; Number of LABs (Total = 5) ;
+----------------------------------------+-----------------------------+
; 0 ; 3 ;
; 1 ; 1 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 1 ;
; 8 ; 3 ;
+----------------------------------------+-----------------------------+
+------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+-----------------------------------+-----------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+-----------------------------------+-----------------+
; D ; LC64 ; PP[0], SD[0]~70, PSel[0], PSel[1] ; SD[0]~70, PD[0] ;
; D ; LC61 ; PP[1], SD[1]~74, PSel[0], PSel[1] ; SD[1]~74, PD[1] ;
; D ; LC59 ; PP[2], SD[2]~78, PSel[0], PSel[1] ; SD[2]~78, PD[2] ;
; D ; LC57 ; PP[3], SD[3]~82, PSel[0], PSel[1] ; SD[3]~82, PD[3] ;
; D ; LC56 ; PP[4], SD[4]~86, PSel[0], PSel[1] ; SD[4]~86, PD[4] ;
; D ; LC53 ; PP[5], SD[5]~90, PSel[0], PSel[1] ; SD[5]~90, PD[5] ;
; D ; LC51 ; PP[6], SD[6]~94, PSel[0], PSel[1] ; SD[6]~94, PD[6] ;
; D ; LC49 ; PP[7], SD[7]~98, PSel[0], PSel[1] ; SD[7]~98, PD[7] ;
; E ; LC65 ; PP[0], SC[0]~69, PSel[0], PSel[1] ; SC[0]~69, PC[0] ;
; E ; LC67 ; PP[1], SC[1]~73, PSel[0], PSel[1] ; SC[1]~73, PC[1] ;
; E ; LC69 ; PP[2], SC[2]~77, PSel[0], PSel[1] ; SC[2]~77, PC[2] ;
; E ; LC72 ; PP[3], SC[3]~81, PSel[0], PSel[1] ; SC[3]~81, PC[3] ;
; E ; LC73 ; PP[4], SC[4]~85, PSel[0], PSel[1] ; SC[4]~85, PC[4] ;
; E ; LC75 ; PP[5], SC[5]~89, PSel[0], PSel[1] ; SC[5]~89, PC[5] ;
; E ; LC77 ; PP[6], SC[6]~93, PSel[0], PSel[1] ; SC[6]~93, PC[6] ;
; E ; LC80 ; PP[7], SC[7]~97, PSel[0], PSel[1] ; SC[7]~97, PC[7] ;
; F ; LC94 ; PP[7], SB[7]~96, PSel[0], PSel[1] ; SB[7]~96, PB[7] ;
; G ; LC109 ; PP[0], SB[0]~68, PSel[0], PSel[1] ; SB[0]~68, PB[0] ;
; G ; LC107 ; PP[1], SB[1]~72, PSel[0], PSel[1] ; SB[1]~72, PB[1] ;
; G ; LC105 ; PP[2], SB[2]~76, PSel[0], PSel[1] ; SB[2]~76, PB[2] ;
; G ; LC104 ; PP[3], SB[3]~80, PSel[0], PSel[1] ; SB[3]~80, PB[3] ;
; G ; LC101 ; PP[4], SB[4]~84, PSel[0], PSel[1] ; SB[4]~84, PB[4] ;
; G ; LC99 ; PP[5], SB[5]~88, PSel[0], PSel[1] ; SB[5]~88, PB[5] ;
; G ; LC97 ; PP[6], SB[6]~92, PSel[0], PSel[1] ; SB[6]~92, PB[6] ;
; H ; LC128 ; PP[0], SA[0]~66, PSel[0], PSel[1] ; SA[0]~66, PA[0] ;
; H ; LC126 ; PP[1], SA[1]~70, PSel[0], PSel[1] ; SA[1]~70, PA[1] ;
; H ; LC125 ; PP[2], SA[2]~74, PSel[0], PSel[1] ; SA[2]~74, PA[2] ;
; H ; LC123 ; PP[3], SA[3]~78, PSel[0], PSel[1] ; SA[3]~78, PA[3] ;
; H ; LC120 ; PP[4], SA[4]~82, PSel[0], PSel[1] ; SA[4]~82, PA[4] ;
; H ; LC118 ; PP[5], SA[5]~86, PSel[0], PSel[1] ; SA[5]~86, PA[5] ;
; H ; LC117 ; PP[6], SA[6]~90, PSel[0], PSel[1] ; SA[6]~90, PA[6] ;
; H ; LC115 ; PP[7], SA[7]~94, PSel[0], PSel[1] ; SA[7]~94, PA[7] ;
+-----+------------+-----------------------------------+-----------------+
+---------------------------------------------------------------+
; Fitter Device Options ;
+----------------------------------------------+----------------+
; Option ; Setting ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off ;
; Enable device-wide reset (DEV_CLRn) ; Off ;
; Enable device-wide output enable (DEV_OE) ; Off ;
; Enable INIT_DONE output ; Off ;
; Configuration scheme ; Passive Serial ;
; Security bit ; Off ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+----------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
Info: Processing started: Fri Sep 19 10:56:09 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off MCUCPLD -c MCUCPLD
Info: Selected device EPM7128SLC84-10 for design "MCUCPLD"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Allocated 146 megabytes of memory during processing
Info: Processing ended: Fri Sep 19 10:56:10 2008
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -