📄 mif1.fit.rpt
字号:
; 67 ; Q[4] ; LVTTL/LVCMOS ;
; 68 ; Q[3] ; LVTTL/LVCMOS ;
; 69 ; Q[2] ; LVTTL/LVCMOS ;
; 70 ; Q[1] ; LVTTL/LVCMOS ;
; 71 ; VCC_IO ; ;
; 72 ; Q[0] ; LVTTL/LVCMOS ;
; 73 ; ADDA ; LVTTL/LVCMOS ;
; 74 ; ^nCONFIG ; ;
; 75 ; VCC_INT ; ;
; 76 ; ^MSEL1 ; ;
; 77 ; ^MSEL0 ; ;
; 78 ; ALE ; LVTTL/LVCMOS ;
; 79 ; START ; LVTTL/LVCMOS ;
; 80 ; OE ; LVTTL/LVCMOS ;
; 81 ; GND* ; ;
; 82 ; GND* ; ;
; 83 ; GND* ; ;
; 84 ; GND_INT ; ;
; 85 ; VCC_INT ; ;
; 86 ; GND* ; ;
; 87 ; GND* ; ;
; 88 ; GND* ; ;
; 89 ; GND* ; ;
; 90 ; GND* ; ;
; 91 ; GND* ; ;
; 92 ; GND* ; ;
; 93 ; GND_INT ; ;
; 94 ; VCC_IO ; ;
; 95 ; GND* ; ;
; 96 ; GND* ; ;
; 97 ; GND* ; ;
; 98 ; GND* ; ;
; 99 ; GND* ; ;
; 100 ; GND* ; ;
; 101 ; GND* ; ;
; 102 ; GND* ; ;
; 103 ; VCC_INT ; ;
; 104 ; GND_INT ; ;
; 105 ; #TDI ; ;
; 106 ; ^nCE ; ;
; 107 ; ^DCLK ; ;
; 108 ; ^DATA0 ; ;
; 109 ; GND* ; ;
; 110 ; GND* ; ;
; 111 ; GND* ; ;
; 112 ; GND* ; ;
; 113 ; GND* ; ;
; 114 ; GND* ; ;
; 115 ; VCC_IO ; ;
; 116 ; GND* ; ;
; 117 ; GND* ; ;
; 118 ; GND* ; ;
; 119 ; GND* ; ;
; 120 ; GND* ; ;
; 121 ; GND* ; ;
; 122 ; GND* ; ;
; 123 ; GND_INT ; ;
; 124 ; GND+ ; ;
; 125 ; GND+ ; ;
; 126 ; CLK ; LVTTL/LVCMOS ;
; 127 ; VCC_INT ; ;
; 128 ; GND* ; ;
; 129 ; GND_INT ; ;
; 130 ; GND* ; ;
; 131 ; GND* ; ;
; 132 ; GND* ; ;
; 133 ; GND* ; ;
; 134 ; VCC_IO ; ;
; 135 ; GND* ; ;
; 136 ; GND* ; ;
; 137 ; GND* ; ;
; 138 ; GND* ; ;
; 139 ; GND_INT ; ;
; 140 ; GND* ; ;
; 141 ; GND* ; ;
; 142 ; GND* ; ;
; 143 ; GND* ; ;
; 144 ; GND* ; ;
+-------+------------+--------------+
+--------------------------------------------------------------------------------+
; Control Signals ;
+-------------------------------+--------+---------+--------------+--------------+
; Name ; Pin # ; Fan-Out ; Usage ; Global Usage ;
+-------------------------------+--------+---------+--------------+--------------+
; CLK ; 126 ; 7 ; Clock ; Pin ;
; ADCINT:inst|current_state.st4 ; LC3_F9 ; 11 ; Clock ; Non-global ;
; CNT10B:inst1|CLKOUT~3 ; LC1_F9 ; 17 ; Clock ; Internal ;
; WREN ; 8 ; 9 ; Write enable ; Non-global ;
; CLR ; 9 ; 9 ; Async. clear ; Non-global ;
+-------------------------------+--------+---------+--------------+--------------+
+---------------------------------------------------+
; Global & Other Fast Signals ;
+-----------------------+--------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+-----------------------+--------+---------+--------+
; CLK ; 126 ; 7 ; yes ;
; CNT10B:inst1|CLKOUT~3 ; LC1_F9 ; 17 ; yes ;
+-----------------------+--------+---------+--------+
+---------------------------------------------+
; Carry Chains ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 ; 0 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 1 ;
+--------------------+------------------------+
+-------------------------------------------------------------------------------------+
; Embedded Cells ;
+--------+-------------------------------------------------------------+------+-------+
; Cell # ; Name ; Mode ; Turbo ;
+--------+-------------------------------------------------------------+------+-------+
; EC4_D ; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7] ; RAM ; Off ;
; EC3_D ; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[5] ; RAM ; Off ;
; EC2_D ; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3] ; RAM ; Off ;
; EC1_D ; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1] ; RAM ; Off ;
; EC10_D ; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6] ; RAM ; Off ;
; EC9_D ; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4] ; RAM ; Off ;
; EC11_D ; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2] ; RAM ; Off ;
; EC12_D ; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0] ; RAM ; Off ;
+--------+-------------------------------------------------------------+------+-------+
+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------------------------------------------------------------------------+---------+
; Name ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; ADCINT:inst|current_state.st4~15 ; 11 ;
; CLR ; 9 ;
; CNT10B:inst1|lpm_counter:CQI_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 9 ;
; CNT10B:inst1|lpm_counter:CQI_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 9 ;
; CNT10B:inst1|lpm_counter:CQI_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 9 ;
; WREN ; 9 ;
; CNT10B:inst1|lpm_counter:CQI_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3]~COUT ; 9 ;
; CNT10B:inst1|lpm_counter:CQI_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[7]~COUT ; 9 ;
; CNT10B:inst1|lpm_counter:CQI_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT ; 9 ;
; CNT10B:inst1|lpm_counter:CQI_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[5]~COUT ; 9 ;
; CNT10B:inst1|lpm_counter:CQI_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[6]~COUT ; 9 ;
; CNT10B:inst1|lpm_counter:CQI_rtl_0|alt_counter_f10ke:wysi_counter|q[8]~8 ; 8 ;
; ADCINT:inst|current_state.st2~7 ; 2 ;
; ADCINT:inst|current_state.st1~15 ; 2 ;
; EOC ; 2 ;
; ADCINT:inst|current_state.st3~14 ; 2 ;
; ADCINT:inst|current_state.st0~8 ; 2 ;
; ADCINT:inst|REGL[0]~15 ; 1 ;
; ADCINT:inst|REGL[1]~14 ; 1 ;
; ADCINT:inst|REGL[5]~10 ; 1 ;
; ADCINT:inst|REGL[2]~13 ; 1 ;
; D[4] ; 1 ;
; Q[7]~0 ; 1 ;
; D[3] ; 1 ;
; D[0] ; 1 ;
; Q[3]~4 ; 1 ;
; D[5] ; 1 ;
; Q[4]~3 ; 1 ;
; D[6] ; 1 ;
; D[7] ; 1 ;
; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0] ; 1 ;
; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2] ; 1 ;
; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7] ; 1 ;
; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6] ; 1 ;
; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1] ; 1 ;
; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3] ; 1 ;
; ADCINT:inst|REGL[4]~11 ; 1 ;
; Q[2]~5 ; 1 ;
; ADCINT:inst|REGL[3]~12 ; 1 ;
; D[1] ; 1 ;
; ADCINT:inst|OE~1 ; 1 ;
; ADCINT:inst|REGL[7]~8 ; 1 ;
; Q[5]~2 ; 1 ;
; ram8:inst2|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4] ; 1 ;
; Q[1]~6 ; 1 ;
; ADCINT:inst|REGL[6]~9 ; 1 ;
; ADCINT:inst|current_state.st1~16 ; 1 ;
; D[2] ; 1 ;
; Q[0]~7 ; 1 ;
; Q[6]~1 ; 1 ;
+----------------------------------------------------------------------------------------+---------+
+-------------------------------------------------------------------------------------------------+
; Peripheral Signals ;
+-----------------------+--------+-------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-----------------------+--------+-------+-----------------+---------------------------+----------+
; CNT10B:inst1|CLKOUT~3 ; LC1_F9 ; Clock ; no ; yes ; +ve ;
+-----------------------+--------+-------+-----------------+---------------------------+----------+
+-------------------------------------------+
; LAB ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0 ; 204 ;
; 1 ; 8 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 1 ;
; 5 ; 1 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 2 ;
+--------------------------+----------------+
+----------------------------------------------+
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -