shift.hier_info

用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。

|shift
so <= shiftout:inst.so
si => shiftout:inst.si
load => shiftout:inst.load
reset => shiftout:inst.reset
clk => shiftout:inst.clk
din[0] => shiftout:inst.din[0]
din[1] => shiftout:inst.din[1]
din[2] => shiftout:inst.din[2]
din[3] => shiftout:inst.din[3]
din[4] => shiftout:inst.din[4]
din[5] => shiftout:inst.din[5]
din[6] => shiftout:inst.din[6]
din[7] => shiftout:inst.din[7]
rdy <= shiftout:inst.rdy
T_CLK <= shiftout:inst.T_CLK
dout[0] <= shiftout:inst.dout[0]
dout[1] <= shiftout:inst.dout[1]
dout[2] <= shiftout:inst.dout[2]
dout[3] <= shiftout:inst.dout[3]
dout[4] <= shiftout:inst.dout[4]
dout[5] <= shiftout:inst.dout[5]
dout[6] <= shiftout:inst.dout[6]
dout[7] <= shiftout:inst.dout[7]


|shift|shiftout:inst
dout[0] <= shifter[0].DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= shifter[1].DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= shifter[2].DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= shifter[3].DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= shifter[4].DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= shifter[5].DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= shifter[6].DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= shifter[7].DB_MAX_OUTPUT_PORT_TYPE
so <= shifter[0].DB_MAX_OUTPUT_PORT_TYPE
rdy <= rdy~reg0.DB_MAX_OUTPUT_PORT_TYPE
T_CLK <= T_CLK~reg0.DB_MAX_OUTPUT_PORT_TYPE
din[0] => shifter~15.DATAB
din[1] => shifter~14.DATAB
din[2] => shifter~13.DATAB
din[3] => shifter~12.DATAB
din[4] => shifter~11.DATAB
din[5] => shifter~10.DATAB
din[6] => shifter~9.DATAB
din[7] => shifter~8.DATAB
si => shifter~0.DATAB
load => always0~1.IN1
reset => bitcount~16.OUTPUTSELECT
reset => bitcount~17.OUTPUTSELECT
reset => bitcount~18.OUTPUTSELECT
reset => bitcount~19.OUTPUTSELECT
reset => T_CLK~3.OUTPUTSELECT
reset => rdy~4.OUTPUTSELECT
reset => shifter~24.OUTPUTSELECT
reset => shifter~25.OUTPUTSELECT
reset => shifter~26.OUTPUTSELECT
reset => shifter~27.OUTPUTSELECT
reset => shifter~28.OUTPUTSELECT
reset => shifter~29.OUTPUTSELECT
reset => shifter~30.OUTPUTSELECT
reset => shifter~31.OUTPUTSELECT
clk => bitcount[2].CLK
clk => bitcount[1].CLK
clk => bitcount[0].CLK
clk => T_CLK~reg0.CLK
clk => rdy~reg0.CLK
clk => shifter[7].CLK
clk => shifter[6].CLK
clk => shifter[5].CLK
clk => shifter[4].CLK
clk => shifter[3].CLK
clk => shifter[2].CLK
clk => shifter[1].CLK
clk => shifter[0].CLK
clk => bitcount[3].CLK