syv.drc

来自「针对串行存储器M25P80应用的verilog程序」· DRC 代码 · 共 4 行

DRC
4 行
字号 
WARNING:PhysDesignRules:367 - The signal <datam25_out_IBUF> is incomplete. The
   signal does not drive any load pins in the design.DRC detected 0 errors and 1 warnings.

syv.drc - 源码说明

本页面展示了「针对串行存储器M25P80应用的verilog程序」中的 syv.drc 源码文件，采用 DRC 编程语言编写，共 4 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与M25P80相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?