📄 freq_dev.tan.rpt
字号:
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+------------------------+------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------+------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 169.66 MHz ( period = 5.894 ns ) ; count_int[0] ; cycle[24]~reg0 ; clk ; clk ; None ; None ; 5.629 ns ;
; N/A ; 170.47 MHz ( period = 5.866 ns ) ; count_int[3] ; cycle[24]~reg0 ; clk ; clk ; None ; None ; 5.599 ns ;
; N/A ; 172.15 MHz ( period = 5.809 ns ) ; count_int[1] ; cycle[24]~reg0 ; clk ; clk ; None ; None ; 5.544 ns ;
; N/A ; 172.86 MHz ( period = 5.785 ns ) ; count_int[4] ; cycle[24]~reg0 ; clk ; clk ; None ; None ; 5.518 ns ;
; N/A ; 174.52 MHz ( period = 5.730 ns ) ; count_int[2] ; cycle[24]~reg0 ; clk ; clk ; None ; None ; 5.465 ns ;
; N/A ; 176.30 MHz ( period = 5.672 ns ) ; count_int[5] ; cycle[24]~reg0 ; clk ; clk ; None ; None ; 5.405 ns ;
; N/A ; 178.83 MHz ( period = 5.592 ns ) ; count_int[6] ; cycle[24]~reg0 ; clk ; clk ; None ; None ; 5.325 ns ;
; N/A ; 181.52 MHz ( period = 5.509 ns ) ; count_int[7] ; cycle[24]~reg0 ; clk ; clk ; None ; None ; 5.242 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[12] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[5] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[4] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[7] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[6] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[9] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[10] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[11] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[8] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[3] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[1] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[0] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 182.62 MHz ( period = 5.476 ns ) ; count:U1|count_int[14] ; count:U1|count_int[2] ; clk ; clk ; None ; None ; 5.206 ns ;
; N/A ; 184.64 MHz ( period = 5.416 ns ) ; count_int[8] ; cycle[24]~reg0 ; clk ; clk ; None ; None ; 5.149 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[12] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[5] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[4] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[7] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[6] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[9] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[10] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[11] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[8] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[3] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[1] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[0] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 185.25 MHz ( period = 5.398 ns ) ; count:U1|count_int[9] ; count:U1|count_int[2] ; clk ; clk ; None ; None ; 5.134 ns ;
; N/A ; 186.88 MHz ( period = 5.351 ns ) ; count_int[0] ; cycle[23]~reg0 ; clk ; clk ; None ; None ; 5.077 ns ;
; N/A ; 187.13 MHz ( period = 5.344 ns ) ; count:U1|count_int[5] ; count:U1|count_int[12] ; clk ; clk ; None ; None ; 5.080 ns ;
; N/A ; 187.13 MHz ( period = 5.344 ns ) ; count:U1|count_int[5] ; count:U1|count_int[5] ; clk ; clk ; None ; None ; 5.080 ns ;
; N/A ; 187.13 MHz ( period = 5.344 ns ) ; count:U1|count_int[5] ; count:U1|count_int[4] ; clk ; clk ; None ; None ; 5.080 ns ;
; N/A ; 187.13 MHz ( period = 5.344 ns ) ; count:U1|count_int[5] ; count:U1|count_int[7] ; clk ; clk ; None ; None ; 5.080 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -