led.tan.rpt

是vhdl语言

; Option                                                         ; Setting            ; From ; To ; Entity Name ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                    ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                  ; Final              ;      ;    ;             ;
; Default hold multicycle                                        ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                      ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                         ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                 ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                               ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                          ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                        ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                               ; Off                ;      ;    ;             ;
; Enable Clock Latency                                           ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node          ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                          ; 10                 ;      ;    ;             ;
; Number of paths to report                                      ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                   ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                         ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                     ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                   ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis ; Off                ;      ;    ;             ;
+----------------------------------------------------------------+--------------------+------+----+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                                          ;
+------------------------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name              ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+------------------------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk                          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; altera_internal_jtag~TCKUTAP ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; auto_stp_external_clock_0    ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+------------------------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                ; To                  ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; div:inst2|count[15] ; div:inst2|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.835 ns                ;
; N/A                                     ; 247.22 MHz ( period = 4.045 ns )                    ; div:inst2|count[15] ; div:inst2|clkout    ; clk        ; clk      ; None                        ; None                      ; 3.562 ns                ;
; N/A                                     ; 247.77 MHz ( period = 4.036 ns )                    ; div:inst2|count[0]  ; div:inst2|count[23] ; clk        ; clk      ; None                        ; None                      ; 3.822 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; div:inst2|count[0]  ; div:inst2|count[26] ; clk        ; clk      ; None                        ; None                      ; 3.754 ns                ;
; N/A                                     ; 252.46 MHz ( period = 3.961 ns )                    ; div:inst2|count[1]  ; div:inst2|count[23] ; clk        ; clk      ; None                        ; None                      ; 3.747 ns                ;
; N/A                                     ; 252.72 MHz ( period = 3.957 ns )                    ; div:inst2|count[0]  ; div:inst2|count[32] ; clk        ; clk      ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 254.07 MHz ( period = 3.936 ns )                    ; div:inst2|count[0]  ; div:inst2|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.717 ns                ;
; N/A                                     ; 254.71 MHz ( period = 3.926 ns )                    ; div:inst2|count[2]  ; div:inst2|count[23] ; clk        ; clk      ; None                        ; None                      ; 3.712 ns                ;
; N/A                                     ; 256.34 MHz ( period = 3.901 ns )                    ; div:inst2|count[1]  ; div:inst2|count[26] ; clk        ; clk      ; None                        ; None                      ; 3.679 ns                ;
; N/A                                     ; 257.60 MHz ( period = 3.882 ns )                    ; div:inst2|count[1]  ; div:inst2|count[32] ; clk        ; clk      ; None                        ; None                      ; 3.660 ns                ;
; N/A                                     ; 258.67 MHz ( period = 3.866 ns )                    ; div:inst2|count[2]  ; div:inst2|count[26] ; clk        ; clk      ; None                        ; None                      ; 3.644 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; div:inst2|count[1]  ; div:inst2|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.642 ns                ;
; N/A                                     ; 259.94 MHz ( period = 3.847 ns )                    ; div:inst2|count[2]  ; div:inst2|count[32] ; clk        ; clk      ; None                        ; None                      ; 3.625 ns                ;
; N/A                                     ; 261.37 MHz ( period = 3.826 ns )                    ; div:inst2|count[2]  ; div:inst2|count[22] ; clk        ; clk      ; None                        ; None                      ; 3.607 ns                ;
; N/A                                     ; 261.78 MHz ( period = 3.820 ns )                    ; div:inst2|count[3]  ; div:inst2|count[23] ; clk        ; clk      ; None                        ; None                      ; 3.606 ns                ;
; N/A                                     ; 263.09 MHz ( period = 3.801 ns )                    ; div:inst2|count[0]  ; div:inst2|count[20] ; clk        ; clk      ; None                        ; None                      ; 3.582 ns                ;
; N/A                                     ; 263.30 MHz ( period = 3.798 ns )                    ; div:inst2|count[0]  ; div:inst2|count[31] ; clk        ; clk      ; None                        ; None                      ; 3.576 ns                ;
; N/A                                     ; 263.37 MHz ( period = 3.797 ns )                    ; div:inst2|count[14] ; div:inst2|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.580 ns                ;
; N/A                                     ; 263.57 MHz ( period = 3.794 ns )                    ; div:inst2|count[9]  ; div:inst2|count[24] ; clk        ; clk      ; None                        ; None                      ; 3.576 ns                ;
; N/A                                     ; 263.85 MHz ( period = 3.790 ns )                    ; div:inst2|count[14] ; div:inst2|clkout    ; clk        ; clk      ; None                        ; None                      ; 3.307 ns                ;