edntongd_tcl.rsp

来自「verilog 编写基于SRAM(CY7C1041)的代码」· RSP 代码 · 共 4 行

set ADucfFile {../../rtl/verilog/sp3s_top.ucf}
set AD {}
set ADcdcFile {}