colorbar.fit.rpt

这个试验要配合EDA4.0底板一起使用.先将核心板插在EDA4.0底板上面,然后接上VGA显示器. 1。源文件保存在src目录

; Reserve all unused pins                      ; As input tri-stated                     ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/EDA/HSNIOSV4.0/ep1c6/S5_VGA/Proj/ColorBar.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/EDA/HSNIOSV4.0/ep1c6/S5_VGA/Proj/ColorBar.pin.


+--------------------------------------------------------------+
; Fitter Resource Usage Summary                                ;
+-----------------------------------------+--------------------+
; Resource                                ; Usage              ;
+-----------------------------------------+--------------------+
; Total logic elements                    ; 65 / 5,980 ( 1 % ) ;
;     -- Combinational with no register   ; 40                 ;
;     -- Register only                    ; 0                  ;
;     -- Combinational with a register    ; 25                 ;
;                                         ;                    ;
; Logic element usage by number of inputs ;                    ;
;     -- 4 input functions                ; 31                 ;
;     -- 3 input functions                ; 6                  ;
;     -- 2 input functions                ; 26                 ;
;     -- 1 input functions                ; 2                  ;
;     -- 0 input functions                ; 0                  ;
;                                         ;                    ;
; Logic elements by mode                  ;                    ;
;     -- arithmetic mode                  ; 20                 ;
;     -- qfbk mode                        ; 0                  ;
;     -- register cascade mode            ; 0                  ;
;     -- synchronous clear/load mode      ; 22                 ;
;     -- asynchronous clear/load mode     ; 25                 ;
;                                         ;                    ;
; Total LABs                              ; 8 / 598 ( 1 % )    ;
; Logic elements in carry chains          ; 22                 ;
; User inserted logic elements            ; 0                  ;
; Virtual pins                            ; 0                  ;
; I/O pins                                ; 7 / 185 ( 3 % )    ;
;     -- Clock pins                       ; 1 / 2 ( 50 % )     ;
; Global signals                          ; 3                  ;
; M4Ks                                    ; 0 / 20 ( 0 % )     ;
; Total memory bits                       ; 0 / 92,160 ( 0 % ) ;
; Total RAM block bits                    ; 0 / 92,160 ( 0 % ) ;
; Global clocks                           ; 3 / 8 ( 37 % )     ;
; Maximum fan-out node                    ; rst                ;
; Maximum fan-out                         ; 25                 ;
; Total fan-out                           ; 282                ;
; Average fan-out                         ; 3.76               ;
+-----------------------------------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; 153   ; 3        ; 35           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rst  ; 240   ; 2        ; 2            ; 21           ; 2           ; 25                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                           ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+
; VGA_HS     ; 168   ; 3        ; 35           ; 17           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; VGA_RGB[0] ; 165   ; 3        ; 35           ; 16           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; VGA_RGB[1] ; 166   ; 3        ; 35           ; 16           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; VGA_RGB[2] ; 167   ; 3        ; 35           ; 16           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; VGA_VS     ; 169   ; 3        ; 35           ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 2 / 44 ( 4 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 48 ( 2 % )  ; 3.3V          ; --           ;
; 3        ; 6 / 45 ( 13 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 48 ( 0 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                   ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 2        ; 1          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 3        ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 4        ; 3          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 5        ; 4          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 6        ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 7        ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 8        ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; 10       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 11       ; 8          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 12       ; 9          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 13       ; 10         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 14       ; 11         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 15       ; 12         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 16       ; 13         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 17       ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 18       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 19       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 20       ; 17         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 21       ; 18         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 22       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; 23       ; 19         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; 24       ; 20         ; 1        ; *~nCSO~ / GND* ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 25       ; 21         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ;
; 26       ; 22         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ;
; 27       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.5V    ; --         ;                 ;
; 28       ; 23         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ;
; 29       ; 24         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ;
; 30       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ;