k20test.fit.rpt

只需要FPGA两个通用管脚

; PCI I/O                                        ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                          ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                      ; Off                            ; Off                            ;
; Auto Global Memory Control Signals             ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/Cyclone II ; Auto                           ; Auto                           ;
; Auto Delay Chains                              ; On                             ; On                             ;
; Auto Merge PLLs                                ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs              ; Off                            ; Off                            ;
; Fitter Effort                                  ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                ; Normal                         ; Normal                         ;
; Auto Global Clock                              ; On                             ; On                             ;
; Auto Global Register Control Signals           ; On                             ; On                             ;
; Always Enable Input Buffers                    ; Off                            ; Off                            ;
+------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/NIOS2/k21test/k20test.pin.


+---------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                     ;
+---------------------------------------------+-----------------------------------------------------+
; Resource                                    ; Usage                                               ;
+---------------------------------------------+-----------------------------------------------------+
; Total logic elements                        ; 307 / 18,752 ( 2 % )                                ;
;     -- Combinational with no register       ; 91                                                  ;
;     -- Register only                        ; 31                                                  ;
;     -- Combinational with a register        ; 185                                                 ;
;                                             ;                                                     ;
; Logic element usage by number of LUT inputs ;                                                     ;
;     -- 4 input functions                    ; 97                                                  ;
;     -- 3 input functions                    ; 57                                                  ;
;     -- <=2 input functions                  ; 122                                                 ;
;     -- Register only                        ; 31                                                  ;
;                                             ;                                                     ;
; Logic elements by mode                      ;                                                     ;
;     -- normal mode                          ; 218                                                 ;
;     -- arithmetic mode                      ; 58                                                  ;
;                                             ;                                                     ;
; Total registers                             ; 216 / 18,752 ( 1 % )                                ;
; Total LABs                                  ; 24 / 1,172 ( 2 % )                                  ;
; User inserted logic elements                ; 0                                                   ;
; Virtual pins                                ; 0                                                   ;
; I/O pins                                    ; 7 / 315 ( 2 % )                                     ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                      ;
; Global signals                              ; 8                                                   ;
; M4Ks                                        ; 1 / 52 ( 2 % )                                      ;
; Total memory bits                           ; 1,024 / 239,616 ( < 1 % )                           ;
; Total RAM block bits                        ; 4,608 / 239,616 ( 2 % )                             ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )                                      ;
; PLLs                                        ; 1 / 4 ( 25 % )                                      ;
; Global clocks                               ; 8 / 16 ( 50 % )                                     ;
; Maximum fan-out node                        ; altpll0:inst1|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 113                                                 ;
; Highest non-global fan-out signal           ; TENBASET_TxD:inst|ShiftCount[0]                     ;
; Highest non-global fan-out                  ; 48                                                  ;
; Total fan-out                               ; 1525                                                ;
; Average fan-out                             ; 2.83                                                ;
+---------------------------------------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; L1    ; 2        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; TDp    ; A13   ; 4        ; 26           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 0 pF ;
; TDp(n) ; B13   ; 4        ; 26           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 0 pF ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 33 ( 9 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 40 ( 5 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 39 ( 0 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 36 ( 3 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % ) ; 3.3V          ; --           ;
+----------+----------------+---------------+--------------+