⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 dds.map.rpt

📁 实现dds功能
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |dds                                                                                                 ; 1020 (2)    ; 709          ; 20480       ; 38   ; 1            ; 311 (2)      ; 332 (0)           ; 377 (0)          ; 148 (0)         ; 0 (0)      ; |dds                                                                                                                                                                                                                                                                                               ; work         ;
;    |adder10b:inst6|                                                                                  ; 4 (4)       ; 0            ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 4 (4)           ; 0 (0)      ; |dds|adder10b:inst6                                                                                                                                                                                                                                                                                ; work         ;
;    |date_rom:inst10|                                                                                 ; 67 (0)      ; 35           ; 2048        ; 0    ; 0            ; 32 (0)       ; 4 (0)             ; 31 (0)           ; 17 (0)          ; 0 (0)      ; |dds|date_rom:inst10                                                                                                                                                                                                                                                                               ; work         ;
;       |altsyncram:altsyncram_component|                                                              ; 67 (0)      ; 35           ; 2048        ; 0    ; 0            ; 32 (0)       ; 4 (0)             ; 31 (0)           ; 17 (0)          ; 0 (0)      ; |dds|date_rom:inst10|altsyncram:altsyncram_component                                                                                                                                                                                                                                               ; work         ;
;          |altsyncram_tr51:auto_generated|                                                            ; 67 (0)      ; 35           ; 2048        ; 0    ; 0            ; 32 (0)       ; 4 (0)             ; 31 (0)           ; 17 (0)          ; 0 (0)      ; |dds|date_rom:inst10|altsyncram:altsyncram_component|altsyncram_tr51:auto_generated                                                                                                                                                                                                                ; work         ;
;             |altsyncram_aa72:altsyncram1|                                                            ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|date_rom:inst10|altsyncram:altsyncram_component|altsyncram_tr51:auto_generated|altsyncram_aa72:altsyncram1                                                                                                                                                                                    ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                              ; 67 (40)     ; 35           ; 0           ; 0    ; 0            ; 32 (14)      ; 4 (4)             ; 31 (22)          ; 17 (12)         ; 0 (0)      ; |dds|date_rom:inst10|altsyncram:altsyncram_component|altsyncram_tr51:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                      ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                  ; 27 (27)     ; 9            ; 0           ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |dds|date_rom:inst10|altsyncram:altsyncram_component|altsyncram_tr51:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                   ; work         ;
;    |date_rom:inst2|                                                                                  ; 69 (0)      ; 35           ; 2048        ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 31 (0)           ; 17 (0)          ; 0 (0)      ; |dds|date_rom:inst2                                                                                                                                                                                                                                                                                ; work         ;
;       |altsyncram:altsyncram_component|                                                              ; 69 (0)      ; 35           ; 2048        ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 31 (0)           ; 17 (0)          ; 0 (0)      ; |dds|date_rom:inst2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                ; work         ;
;          |altsyncram_tr51:auto_generated|                                                            ; 69 (0)      ; 35           ; 2048        ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 31 (0)           ; 17 (0)          ; 0 (0)      ; |dds|date_rom:inst2|altsyncram:altsyncram_component|altsyncram_tr51:auto_generated                                                                                                                                                                                                                 ; work         ;
;             |altsyncram_aa72:altsyncram1|                                                            ; 0 (0)       ; 0            ; 2048        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|date_rom:inst2|altsyncram:altsyncram_component|altsyncram_tr51:auto_generated|altsyncram_aa72:altsyncram1                                                                                                                                                                                     ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                              ; 69 (40)     ; 35           ; 0           ; 0    ; 0            ; 34 (14)      ; 4 (4)             ; 31 (22)          ; 17 (12)         ; 0 (0)      ; |dds|date_rom:inst2|altsyncram:altsyncram_component|altsyncram_tr51:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                       ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                  ; 29 (29)     ; 9            ; 0           ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |dds|date_rom:inst2|altsyncram:altsyncram_component|altsyncram_tr51:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                    ; work         ;
;    |fword:inst9|                                                                                     ; 24 (24)     ; 9            ; 0           ; 0    ; 0            ; 15 (15)      ; 9 (9)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|fword:inst9                                                                                                                                                                                                                                                                                   ; work         ;
;    |pllu:inst3|                                                                                      ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|pllu:inst3                                                                                                                                                                                                                                                                                    ; work         ;
;       |altpll:altpll_component|                                                                      ; 0 (0)       ; 0            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|pllu:inst3|altpll:altpll_component                                                                                                                                                                                                                                                            ; work         ;
;    |pword:inst11|                                                                                    ; 87 (87)     ; 37           ; 0           ; 0    ; 0            ; 50 (50)      ; 11 (11)           ; 26 (26)          ; 19 (19)         ; 0 (0)      ; |dds|pword:inst11                                                                                                                                                                                                                                                                                  ; work         ;
;    |reg32b:inst1|                                                                                    ; 33 (33)     ; 32           ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; 0 (0)      ; |dds|reg32b:inst1                                                                                                                                                                                                                                                                                  ; work         ;
;    |sld_hub:sld_hub_inst|                                                                            ; 174 (43)    ; 115          ; 0           ; 0    ; 0            ; 59 (36)      ; 35 (1)            ; 80 (6)           ; 6 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                          ; work         ;
;       |lpm_decode:instruction_decoder|                                                               ; 5 (0)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                                                                           ; work         ;
;          |decode_ogi:auto_generated|                                                                 ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_ogi:auto_generated                                                                                                                                                                                                                 ; work         ;
;       |lpm_shiftreg:jtag_ir_register|                                                                ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                                                                            ; work         ;
;       |sld_dffex:BROADCAST|                                                                          ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                                                                      ; work         ;
;       |sld_dffex:IRF_ENA_0|                                                                          ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                                                                      ; work         ;
;       |sld_dffex:IRF_ENA|                                                                            ; 3 (3)       ; 3            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                                                                        ; work         ;
;       |sld_dffex:IRSR|                                                                               ; 17 (17)     ; 10           ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 10 (10)          ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                                                                           ; work         ;
;       |sld_dffex:RESET|                                                                              ; 1 (1)       ; 1            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                                                                          ; work         ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                                     ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                                                                                 ; work         ;
;       |sld_dffex:\GEN_IRF:2:IRF|                                                                     ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF                                                                                                                                                                                                                                                 ; work         ;
;       |sld_dffex:\GEN_IRF:3:IRF|                                                                     ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:3:IRF                                                                                                                                                                                                                                                 ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                            ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                                                                                        ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:2:S_IRF|                                                            ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:2:S_IRF                                                                                                                                                                                                                                        ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:3:S_IRF|                                                            ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:3:S_IRF                                                                                                                                                                                                                                        ; work         ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                    ; 21 (21)     ; 19           ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                                                                                ; work         ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                      ; 24 (24)     ; 10           ; 0           ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; 6 (6)           ; 0 (0)      ; |dds|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                                                                                  ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 560 (1)     ; 446          ; 16384       ; 0    ; 0            ; 114 (1)      ; 269 (0)           ; 177 (0)          ; 53 (0)          ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 559 (123)   ; 446          ; 16384       ; 0    ; 0            ; 113 (12)     ; 269 (106)         ; 177 (5)          ; 53 (0)          ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem|                                              ; 66 (64)     ; 64           ; 0           ; 0    ; 0            ; 2 (0)        ; 43 (43)           ; 21 (21)          ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem                                                                                                                                                                             ; work         ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0            ; 0           ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                         ; work         ;
;                |decode_9jf:auto_generated|                                                           ; 2 (2)       ; 0            ; 0           ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem|lpm_decode:wdecoder|decode_9jf:auto_generated                                                                                                                               ; work         ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0            ; 16384       ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;             |altsyncram_qvo3:auto_generated|                                                         ; 0 (0)       ; 0            ; 16384       ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qvo3:auto_generated                                                                                                                                           ; work         ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;          |lpm_shiftreg:status_register|                                                              ; 18 (18)     ; 17           ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 113 (113)   ; 59           ; 0           ; 0    ; 0            ; 54 (54)      ; 31 (31)           ; 28 (28)          ; 31 (31)         ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;          |sld_ela_control:ela_control|                                                               ; 123 (0)     ; 99           ; 0           ; 0    ; 0            ; 24 (0)       ; 79 (0)            ; 20 (0)           ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4            ; 0           ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 96 (0)      ; 80           ; 0           ; 0    ; 0            ; 16 (0)       ; 64 (0)            ; 16 (0)           ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 48 (48)     ; 48           ; 0           ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 48 (0)      ; 32           ; 0           ; 0    ; 0            ; 16 (0)       ; 16 (0)            ; 16 (0)           ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2            ; 0           ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2            ; 0           ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 3 (3)       ; 2            ; 0           ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2            ; 0           ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2            ; 0           ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2            ; 0           ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2            ; 0           ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2            ; 0           ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2            ; 0           ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dds|sld_signaltap:auto_signaltap

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -