_primary.vhd

一个非常好的dc使用书籍 一个非常好的dc使用书籍

library verilog;
use verilog.vl_types.all;
entity stratixgx_ram_clear is
    port(
        aclr            : in     vl_logic;
        d               : in     vl_logic;
        q               : out    vl_logic
    );
end stratixgx_ram_clear;