_primary.vhd

来自「一个非常好的dc使用书籍 一个非常好的dc使用书籍」· VHDL 代码 · 共 12 行

library verilog;
use verilog.vl_types.all;
entity altgxb_l40 is
    port(
        l40_out         : out    vl_logic;
        a               : in     vl_logic;
        b               : in     vl_logic;
        c               : in     vl_logic;
        d               : in     vl_logic
    );
end altgxb_l40;